PCB技術 - PCB回路基板の線幅設計

1: Selection basis for printed wire width:

The minimum width of the printed wire is related to the current flowing through the wire:

The line width is too small, そして、印刷されたワイヤーの抵抗は大きいです, また、ライン上の電圧降下も大きい, 回路の性能に影響する.

線幅があまりに広いなら, 配線密度が高くなく、基板面積が増加する.コストアップに加えて, また、小型化を促進しない.

現在の負荷が20 Aで計算されるならば/平方ミリメートル, 銅箔の厚さが0であるとき.5 mm, (（通常そんなに）), the current load of 1MM (about 40MIL) line width is 1A,

したがって, 線幅1 - 2.54MM (40-100MIL) can meet the general application requirements. 高電力機器ボード上の接地線および電源は、電力レベルに応じて適切に増加することができる. 回路で, 配線密度向上のために, 最小線幅は0です.254年1月1日.27MM (10 -- 15MIL) to meet. (Manual welding: 20-30MIL power line and ground line should be wider)

In the same circuit board, 電源線と接地線は信号線よりも厚い. The silk-screen layer has a line width of 10--30MIL (15MIL).

2: Line spacing

When it is 1.5MM (about 60MIL), ライン間の絶縁抵抗は、20 mオームより大きい, そして、ライン間の最大の耐電圧は300 Vに達することができます. When 線間隔は1ですMM (40MIL), 線間の最大耐電圧は200 Vである. したがって, in the middle On low-voltage (line-to-line voltage not greater than 200V) circuit boards, the line spacing is 1.0--1.5MM (40-60MIL). 低電圧回路, デジタル回路システム, 破壊電圧を考慮する必要はない, 限り、生産プロセスを許可する. 非常に小さい. (Hand welding 25-30MIL)

3: Pad

For a resistor of 1/8 W, パッドリードの28ミルの直径は十分です.

1に/2 W, 直径は32ミルです, リードホールが大きすぎる, パッドの銅リングの幅は比較的小さくなっている, その結果、パッドの付着が減少する. 落ちるのは簡単だ, リードホールが小さすぎる, コンポーネントの配置が困難です. (Manual Welding: inner diameter 35MIL, outer diameter: 70MIL)

4: Draw the circuit border

The shortest distance between the border line and the component pin pad cannot be less than 2MM, (generally 5MM is more reasonable) otherwise it is difficult to blank the material.

5: Component layout principle:

A General principle: In PCB design, 回路系がデジタル回路およびアナログ回路の両方を有する場合. 高電流回路, それらはシステム間の結合を最小にするために別々にレイアウトされなければならない. 同じタイプの回路で, シグナル流動方向および機能によれば, ブロックに分割する, 部門にコンポーネントを配置する.

入力信号処理ユニットと出力信号駆動部品は回路基板の端部に近くなければならない, そして、入出力信号線は、入力および出力の干渉を減らすために可能な限り短くなければならない.

コンポーネントの配置方向：コンポーネントを2方向に配置することができます, 水平と垂直. Otherwise, プラグインでは使えません.

コンポーネント間隔. 中密度板用, 小部品, 低電力抵抗器, コンデンサ, ダイオード, その他の個別部品, 互いの間隔は、プラグインと溶接プロセスに関連している. ウェーブ半田付け中, the component spacing can be 50-100MIL (1.27－2.54MM) manual can be larger, 100ミルを取る, 集積回路チップ, component spacing is generally 100-150MIL

E: When the potential difference between the components is large, コンポーネントの間隔は、放電を防止するのに十分大きくなければならない.

ICでは, デカップリングコンデンサはチップの電源および接地ピンに近接しているべきである. Otherwise, フィルタリング効果は悪化する. デジタル回路, デジタル回路システムの信頼できる動作を確実にするために, 各々のデジタル集積回路チップIC減結合コンデンサの電源は、グランドの間に置かれる. 減結合コンデンサは一般にセラミックコンデンサを使用する, 0の容量で.01 ~ 0.1 UF. デカップリングキャパシタ容量の選択は、一般に、システム動作周波数f 1の逆数に応じて選択される. 加えて, 回路電源の入口では、10 UFコンデンサと0.電源線と接地線との間にもセラミックコンデンサが必要である.

クロック回路構成要素はクロック回路の長さを短くするためにマイクロコントローラチップのクロック信号ピンに可能な限り近い. そして、以下の線をルートしないのがベストです.