PCB技術 - 信号漏話消去方式のPCB設計のためのIDAクロストーク解析機能

最近の電子製品は、より高い信号伝送品質の開発傾向を追求して、薄くて短い, メイキング プリント回路基板 サイズが小さくなって小さくなっている, 各層の密度は大きくなっている, 特に信号速度が加速し続けるとき, クロストークの問題はますます深刻になってきている. クロストークは、信号が正しく受信できるかどうか直接的に影響する, したがって、ノイズ干渉を低減する方法は、PCB設計チームにとって重要な問題となっている.

この記事では、デザイン例でアレグロを使用する方法について説明します。部分的なモデルがマウントされる限り、EE /レイアウト人員はデザインのSIレベルクロストーク解析を同期させることができます。そして、より多くの結果を達成する、デザイン効率を向上させる、悪いの確率を減らす。

クロストークチャレンジ

我々が低い天井のオフィス環境にいるとき、我々がいくつかの興奮して、従事した同僚によって囲まれるならば、異なる方向で音圧の源を拾うのが簡単です、そして、時々、同じ方向の数人の人々が同時に話すとき、音圧の影響はより顕著です。この状況が電子製品の設計で発生するとき、それは共通のクロストーク問題です！

クロストーク（クロストーク干渉としても知られている）は、2つの伝送線路間の誘導／容量結合である。Activvelineまたは攻撃ラインから離れて流れ出る信号は信号なしで静的線を犠牲にします。そして、結合干渉問題に終わります。以下の図1に示す例では、被害線の隣の攻撃線の作動電圧は1 Vまたは2.5 Vである。異なった強度のために、犠牲者または静的線によって生じる結合雑音に対する彼らの影響も、異なるでしょう。

近年では、信号の高品質化を追求した薄型・短電子製品が開発され、回路基板の小型化が進み、各層線密度も大きくなり、特に信号伝送速度が加速し続けると、クロストーク問題がますます深刻化している。雑音干渉を減らす方法は、PCB設計チームのために重要な話題になりました。

クロストーク抑制解

クロストークは信号が正しく受信できるかどうか直接的に影響し、それはPCB設計のための厄介な問題です！クロストークを減らすために、3 Wルールを使用して、線が互いに干渉しないように十分間隔を置いていることを保証する。しかしながら、TIP II結合で議論されるように、3 Wルールは間隔だけでチェックされる。そして、それは不十分な正確度の不利な点を有して、また、コストを増加させることができる。

クロストーク解析をより詳細に見ると、異なる動作電圧レベルが異なる効果を有する。異なった位相の組み合わせの下では、いくつかは、逆位相を減らすか、あるいはキャンセルする機会があるかもしれません、そして、いくつかは同じ段階の影響のために拡大されるかもしれません、あるいは、犠牲者の線が高いか、低いレベルも異なった程度の干渉を持つでしょう。したがって、様々な干渉設定を分析し、チェックする必要があるが、異なる方法には異なる精度がある。右に移動する方法の精度は、すなわち、推定xtalkとシミュレートされたxtalkです。しかし、より良い結果を達成するために部品の行動を得るために、部品にモデルを置く必要があります。

したがって、PCB設計のために、以前に導入された結合信号結合スクリーンに加えて、干渉源の強度／挙動等のためにより詳細な信号クロストーク解析が必要である場合、部品モデルの実装に結合される限り、直観的補助分析ツールがある場合には、その解析は部分モデルの特性を持ち，上記の様々な状況を考慮し，設計に同期してsiレベルクロストーク解析を行うことができ，si人材に頼らずにより多くの結果を得ることができ，設計効率を改善し，不良確率を低減することができる。