ポリテトラフルオロエチレン回路基板の加工技術紹介
マイクロ波高多層回路基板技術
マイクロ波場の周波数の絶えずの向上に伴い、マイクロ波デバイスとしてポリテトラフルオロエチレン多層板を採用し、高速裏当てポリテトラフルオロエチレン多層基板技術を採用し、12層ポリテトラフルオロエチレン多層板材モデルを実現した。
実験設計1サンプルプレートは、DK=3.0、Df=0.0023(10 GHz)、厚さ3.7 mm、段付き溝構造、二重配置+/-0.01 mmを要求した。
1.1基板の選択
1.1.1板材の分類板材は5種類に分けることができる:
1.ポリテトラフルオロエチレン+ガラスクロス。作業性が悪い。
2、ポリテトラフルオロエチレン+ガラス不織布。仕事性がよい。
3、ポリテトラフルオロエチレン+セラミックスフィラーの作業性能が最もよい。
4、ポリテトラフルオロエチレン+ガラスクロス+セラミックスフィラー。純粋なテトラフルオロエチレンとガラスクロスの加工性よりも性能がやや優れている。
5、ポリテトラフルオロエチレン接着シートは:ポリテトラフルオロエチレン接着シート、BT巻きポリテトラフルオロエチレンプリプレグ、ポリテトラフルオロエチレン半固体状態に分けられる。型番の性能要求及び材料性能と価格に基づいて、コアプレートは最も加工が難しいPTFE+ガラスクロスとPTFE+ガラスクロス+セラミックス充填材PTFE粘着シートである。
1.1.2板材特性
a.物理化学特性PTFE材料は優れた電気特性と良好な化学安定性を有する。その誘電率は低く、両者の間では周波数による変化は明らかではなく、1 Gと10 Gの誘電率はほとんど変化していないので、ここでよく使われているのは私たちが主にこの性能を応用することです。セラミックスフィラーを添加後
b.加工特性PTFEシートの加工性能は非常に悪い。材料は柔らかく、プレス時にPTFE流動ゴムはほとんどありません。PTFE材料自体には、シートを作製する際に、フィラーとガラス繊維に浸漬されたガラス繊維との結合力が小さく、糊の流動量が小さく、かつ相互の結合力がないため、ガラスを掘削しやすいという問題がある
1.TFE材料自体は低極性であり、基板と基板とガラスクロス間の銅箔との結合力が劣り、印刷された半田マスクも困難であり、板は機械的衝撃に弱い。ポリテトラフルオロエチレンとガラス
2.材料が柔らかく、材料が柔らかく、変形しやすく、ガラス繊維と銅箔への支持が小さく、問題1を加える。穴あけ時に機械力によって変形しやすく、ガラス繊維の切断効果が悪く、一度に切断するのが容易ではなく、PTFEにも未切断のPTFEドリル屑が発生しやすい。
c.ポリテトラフルオロエチレン粘着シートの概要ポリテトラフルオロエチレン粘着シート:透明な熱可塑性粘着シートであり、厚さは一般的に1.5ミル、3.0ミルである。誘電体2.3、誘電損失はプレス温度が220℃以上であり、糊の流れが少なく、流れない糊が発生しやすい。
1.1.3材料選択結果サンプル要求と試験要求に基づいて、我々はサプライヤーA、BとCの中から材料を選択して試験を行い、コアDK=2.5 ~ 3.5。
試料材料はDK=3.0(10 GHz)、Df=0.0023(10 GHz)であった。
2要因分析
材料の特性から、ポリテトラフルオロエチレン多層板加工における主な問題はプレス、ドリル、インク印刷に集中していることがわかる。
上記の問題に対して、以下の実験方法の設計を行った。
3工程方法設計
3.1穴あけ。材料が柔らかく、ガラス繊維が柔らかいため、バリが発生しやすい。そのため、比較的硬い特殊なPTFE材料を添加する必要がある。ドリル速度が小さい(実験的に決定する必要がある。
ガラス繊維間には樹脂結合がないため、切断せずに互いの間に穴が開いていない。切断されていないガラス繊維が発生しやすく、めっきによりめっき接合が形成される。
一方、PTFE材料は比較的柔軟であり、PTFE材料は切断されずに穴壁に保持することができる。
蓋板と背板の樹脂は高温で孔壁に付着するため、一部のドリル屑(ポリテトラフルオロエチレン。ポリテトラフルオロエチレン材料ごとに包装、ガラスクロスの選択などが異なるため、材料ごとに異なる可能性があります。上記の分析を考慮して、私たちは主にマットカバーの選択、ドリルパラメータ試験、ドリルタイプに注目します
a.選択パッドカバー現在のパッドカバーはフェノール樹脂材料を使用することが好ましい。この板材は比較的硬いが、フェノール樹脂
b.パラメータ試験
1.試験方法試験者は初めて材料のドリルパラメータを試験し、材料のドリル特性をより正確に理解できなかった。ポリテトラフルオロエチレンのドリルパラメータを基準として、単一のドリル送り量(速度と送り量の総合パラメータ)に基づく。そして経験と理論分析に基づいて、いくつかの小確率で使用できるパラメータの組み合わせを除去した。
その上で、この方向でより広い範囲のパラメータの組み合わせを実行します。テストが完了したら、この小さな範囲でパラメータの組み合わせを行い、より正確なパラメータを決定します。2.ツール選択ツール試験ツールとして以下の直径を選択します:λ0。5mm、1.0mm、1.5mm、2.0mm、3.0mm、3.2mm、4.5mm。
4.試験方法穿孔後、高圧水で2回洗浄し、拡大鏡で25倍強い光の下で孔内を観察し、25倍拡大鏡で孔内を判断した。最後に、創傷ドリルの状況とドリルの摩耗状況を調査し、断面を作成してドリルの状況を観察し、ドリルに使用される最大穴数を決定します。最後に5回の衝撃試験を行い、信頼性を確認した。
3.2多孔質めっきはPTFE材料の極性が小さいため、他の材料と結合しにくく、銅が沈下しにくいため、工夫が必要である。また、ボーリングによって切断されていない繊維、樹脂、樹脂が穴壁に接着されることは間違いありません。PTFE材料とFR-4の違いについては、主にボーリング除去(穴壁ボーリングとその接着除去)と沈銅の信頼性確保に注目しています。
ポリテトラフルオロエチレン材料の銅沈殿は困難であるため、現在の銅浸漬電気多層板は三次銅浸漬三次めっき法を採用している。PLASMAは、PTHの信頼性を確保するためにドリルダウンおよび活性化処理を行う必要がある。
PTFE材料の柔軟性のため、めっき中にめっき槽中の揺動は板を破断したり、板を信頼したりしやすい。
3.3半田マスクの平坦化(メッキ)PTFE材料自体とインクとの結合力は非常に小さい。PTFE材料コアプレートが一緒に圧着されているため、PTFEとインクが表面に印加され、界面活性層の故障を防止し、インクとプレートとの接着性が悪い。はい
エッチングされたPTFE材料の表面をプラズマで活性化するための別の方法が必要である。インクの結合力に影響を与える要因としては、ブラッシング、ワイピング、衝撃などの機械的損傷が挙げられるため、ソルダーレジスト膜はPTFE材料の孔によるものである。壁条件はあまりよくなく、穴壁の第1回銅めっきは穴壁の液体を蒸発させすぎ、穴の泡立ちなどの現象を引き起こす。
初期決定は、評価された後硬化パラメータを段階的にアップグレードすることです。同様に、平坦化前の焼き板パラメータの実験を通じて、化学ニッケル金処理後の焼き板のパラメータを決定した。
金が溶融した後、ベーキング時間が長すぎて、溶接可能性が不足して、リフロー溶接は層状と泡立ちを引き起こす可能性があるので、ベーキングパラメータを評価する必要がある。
3.3.1エッチングからインク印刷までの時間間隔を評価する。エッチング後、3 Mテープを起動し、インク構造をテストするために6時間、8時間、12時間、16時間、24時間、36時間待ちます。
3.3.2インクの後硬化パラメータ試験インクの後硬化パラメータを決定する。
3.3ポリテトラフルオロエチレン多層板が上述の問題を解決した後、多層板の難点は主に技術制御、積層、ドリル、銅浸漬などの方面に集中し、現在多層板は基本的に圧縮パラメータ試験を完成し、ドリル問題は比較的に大きい。プラズマがない場合には、
3.3.1プレスパラメータa.プレス条件PTFE粘着シートのプレス温度が高いため、最初に懸念されていたのはプレス問題である。最高プレス温度は220℃であり、ベンダーが提供する圧力パラメータも比較的小さい(700Å1400 Kpa)。
上記パラメータによると、2台のプレスのはく離強度はいずれも0.4 N/mm未満である。同時に、加熱速度は、出発温度を190度、最高温度を228度(高温段の実際の温度は235度)に調整し、クラフト紙を12枚(8枚2回、4枚1回)に減少させ、圧力を2500 Kpaに増加させた後、はく離強度は1.2 N/mm以上(TACONICは1.6 N/mm、Necloは1.27 N/mm)に達した。
この圧縮中に5回の熱衝撃を受けた後、オリフィスプレート接着シートは内部層を有しているが、これは許容できる。コアプレートの孔壁の状況は良好で、孔のない領域の状況は良好である。
10回の熱衝撃を受けた後、層状現象が深刻で、穴のない領域にも層状現象が現れた
5回と10回の熱衝撃NECLOの階層化現象はさらに深刻である。最初に多層板の粘着シートとしてTACONICシーツHT 1.5を選択しましたが、235℃の温度はほぼプレスの限界で、同じことが分かったからです。パラメータによってプレスと加熱速度が異なり、最大8分間の差があります。
そのため、本生産時には各階にbを置く。現場操作制御(a)現場制御
1.プレスパラメータ3.3.2ポリテトラフルオロエチレン多層板の穿孔多層板の穿孔過程で発見された主な問題は二重パネルの問題だけでなく、最も顕著な問題はドリルの周囲にドリル屑が包まれていることである。ドリルは最初の穴の周りに包まれている。そこで、ビットをΦ1.0 mmの稜線の間に包むことにしました。そこで、検討の結果、この問題を解決するために新しいビットを作ることにしました。
3.3.3沈殿銅めっきはPLASMAアウトソーシング会社と連絡がないため、私たちの最初のモデルはアウトソーシングしていません。外層ボーリング−乾燥板−高圧水洗2回−沈銅(ボーリング除去10分)−厚沈銅(厚沈銅なし)(ボーリング汚れなし)−全板電気めっきを用いた。
PLASMAで処理する場合は、以下の手順を使用する(2回の銅沈殿の信頼性は、外層ボーリング−高圧水洗2回−乾燥板−PLASMA−銅沈殿(ボーリング汚れなし)−増粘−銅沈殿−全板電気めっきをテストする必要がある。
3.3.4サンプル生産ラインにはサンプルプレート(マイクロ波分配器、12層プレート)があるが、インクが硬化した後、150°Cで直接焼成すると、7分以内にプレートが泡立ち、9枚のプレートが廃棄された。8元です。
ボードの後ろに進みます。PCB積層多層回路基板は、回路基板メーカーが強いと考えている回路基板加工、加工、ソフト基板加工、Rogers回路基板加工であり、回路基板の高速サンプリングは、PCB全体のシステム設計の基礎である。
積層設計に欠陥がある場合、EMCのパフォーマンスは最大化されます。
1.各配線層には隣接する参照層(電源層または接地層)が必要である、
2.隣接する主電源層と接地層は、より大きな結合容量を提供するために最小距離を維持しなければならない。
以下に、2層板から10層板への積層を示した:PCB板と両面PCB板の積層EMI放射。このような現象の主な原因は、強い電磁放射線が発生しただけでなく、
そして回路を外部干渉に敏感にする。電磁互換性の観点から見ると、重要な信号は主に強い放射を生成する信号を指し、強い放射信号を生成することができるのは通常、クロックやアドレスなどの周期的な信号である。
10 KHz低周波シミュレーション設計において:同じ層の電源トレースは放射状配線を呈し、線路の総長さは最小化され、
電源ケーブルとアース線を接続するときは、互いに接近しなければならない。キー信号線のそばにアース線を置いてください。この接地線はより小さなループ面積を形成し、差動モード放射の外界への干渉を低減する。接地線の後、
最小面積を有するリングを形成する。信号回路が2層基板の場合、基板の反対側にあり、信号線のすぐ下にあり、1本の線に沿ってできるだけ広いことができます。
このようにして形成されるループ面積は、回路基板の厚さに乗算される
1.SIGï¼GND(PWR)ï¼PWR(GND)ï1/4 SIG;
2.GNDï¼SIG;1.6 mm(62 mil)板厚。インピーダンス、層間結合、遮蔽の制御に不利であるだけでなく、特に電源接地層SIのEMI性能はあまり良くなく、主に配線などの詳細によって制御されている。
主接地層は信号が最も密集している信号層の接続層上に配置され、放射線の吸収と抑制に有利である、20 Hルールを追加します。必要な電源銅層を置く)場合。この方案のPCB外層は接地層であり、中間2層は電源層である。
信号層上の電源は広線配線を採用し、電源電流の経路インピーダンスを低くし、EMI制御を行うことができる。これは現在最も良い4層PCB構造である。
主な注意事項:中間2層の信号と電源は20 Hトレースインピーダンスと混合する。上記のソリューションでは、電源と地上の間にトレースを配置することに注意してください。また、電源または接地層上の銅はできるだけ相互に接続する必要があります。低周波接続を確認します。
6層板の設計推奨スタック方法:
伊¼GNDï¼SIGï¼PWRï¼GNDï1/4 SIG、この積層方式は、より良い信号完全性を得ることができ、信号層と接地層は電力層と接地層とペアになり、各配線層のインピーダンスをよりよく制御することができ、
また、電源層と接地層が完全なSIG GND PWR SIG GNDである場合、2つの接地層はいずれも、信号層ごとにより良い信号層を提供することができ、この解決策はデバイス密度がそれほど高くない場合にのみ適用されます。この積層層層は、上層と下地の接地層が比較的完全であり、より良い積層層層として使用することができます。
電力層は、下部EMI性能が第1のソリューションよりも優れているため、主要部品の表面ではない層に近づくべきであることに留意すべきである。
電源層と接地層との間の距離を最小にして、良好な62 mil板厚を得るべきである。レイヤ間隔は小さくなりますが、主電源とレイヤ間の距離を小さく制御するのは容易ではありません。
第1のシナリオと第2のシナリオを比較し、第2のシナリオのコストは20 Hルール
ルール設計
A:電磁吸収差と電源インピーダンスが大きいため、これは良い積層方法ではありません。
1.信号1素子表面、マイクロストリップ配線層
2.信号2内部のマイクロストリップ配線層、より良い配線層(X方向)
3.接地
4.信号3ストリップ線路経路層、より良い経路層(Y方向)
5.信号4の帯状線路は層によって構成される
6.動力
7.信号5内部のマイクロストリップ配線層
8.信号6マイクロストリップトレース層は、第3の積層方法の変異体である。参照レイヤーが追加されているため、EMIのパフォーマンスが向上しています。