PCB産業の急速な発展, PCBは高精度の細い線の方向に向かって徐々に動く, 小開口, and high aspect ratios (6:1-10:1). ホールの銅の要件は, とDF線間隔は4 mil未満です. 一般に, PCB会社は電気めっき層間に問題がある. 次のエディタでは、層間絶縁膜の電気めっきの原因について話します 多層PCB校正 治療の進歩と治療法.
層間膜の電気めっきの原因 多層PCB校正
1. 板のパターンは一様に分布していない. パターン電気めっきプロセス中, いくつかの孤立した線の高い可能性のために, めっき層が膜厚を超える, サンドイッチフィルムを形成し、短絡を引き起こす.
2. アンチメッキ膜層は薄すぎる. 電気めっき中, めっき層が膜厚を超える, PCBサンドイッチフィルムの形成. 特に, 線間隔が小さい, フィルムが短絡する原因は簡単です.
電気めっき層間膜の改善方法 多層PCB校正 プロセス
抗メッキ層の厚さを増やす:適切な厚さでドライフィルムを選択します。湿式フィルムであれば、湿式フィルムを2回印刷することにより、低メッシュスクリーン印刷やフィルム厚を増やすことができます。
(2)プレートパターンは不均一に分布し、電気メッキの電流密度(1.0〜1.5 A)を適切に減少させることができる。毎日の生産では、出力を確実にしたいので、通常、電気めっき時間をできるだけ短く制御します。したがって、使用される電流密度は通常1.7と2.4 Aの間です。
このように、孤立領域で得られた電流密度は、通常領域の1.5〜3.0倍であり、孤立した領域の塗膜高さは、膜厚を超えることによって、多くの場合、多くの場合、高濃度になる。エッジがフィルムを短絡する原因となるアンチコーティング膜をクランプし、同時に回路上のハンダマスクを薄くする現象。
同時に, 現在の電子製品の機能がますます複雑になってきている, 消費電力が増加しているシステムによって発生する熱も増加している, そして、PCBの集積密度が高くなっている. 関連データによる, 領域 PCBボード 半分減った, 一方、ボード上に統合されたコンポーネントは3.5回, そして、全体の集積密度 PCBボード 7倍増加.
何が生産のVIAのサイズの要件です PCBボード
PCBボード and systems are moving towards higher density, より速い速度, より大きな発熱. 加えて, 回路基板の過熱に起因する問題はますます注目を集めている, 熱的シミュレーションは電子PCB設計プロセスに欠かせないステップになる. 伝統的な熱シミュレーション試験は、主に製品のPCBバイアホールのサイズの選択に焦点を当てている. Usually the R outer diameter-r inner diameter >=8mil (0.2mm)
It is generally recommended that the outer diameter is 1MM, 内径は0です.3 - 0.5 mm, そして、より濃い線, 外径は0でなければならない.6 mm, 内径は0でなければならない.4 - 0.2 mm.
大電流に対して外径を大きくでき、穴を小さくできる。しかし、PCB製造業者は、0.5ビットの内径を使用することを推奨している。0.5 mm以下のドリルビットは壊れやすい。
しかし、電子製品がより薄く、短く、より小さくなるにつれて、多くの電子製品は、基板のサイズを小さくするために設計パラメータを圧縮してきた。その結果、0.3 mmのビアを配置する場所はなく、0.15〜0.25に設計することができる。mmの穴に対しては、このような孔を形成することが困難である。必要でない場合は、このサイズの穴をデザインしないようにしてください。
一般的に言えば、ビアホールは直径0.3 mmで設計され、大部分の工場は生産要件を満たすことができる。0.3 mm以下であれば,生産設備の制限により多くの工場が生産できない。たとえいくつかの工場が生産できるとしても、スクラップは非常に大きいでしょう。コストが増加します。