PCBブログ - 新しいPCBボード試験技術について

現在, 大規模集積回路を用いた製品の連続出現, 対応するのインストールとテスト PCBボード ますます難しくなった. プリント回路基板の試験には、従来の回路試験技術がまだ用いられているが, チップの小型化及びパッケージングにより、この方法はますます問題となっている. 現在、新しいテスト技術のバウンダリスキャンテスト技術が徐々に開発されている, 大部分のASIC回路と多くの中規模装置は、境界走査テスト技術を設計に使い始めました. BST技術はIEEE 1149に従っている.1標準とテストソリューションの完全なセットを提供します. 実際のテストでは, これは、複雑で高価なテスト機器に頼る必要はありません, そして、回路基板技術とは無関係にテスト方法を提供する. 集積回路設計およびプリント回路基板設計のための境界スキャン試験技術を使用する利点は、試験プロセスが単純であることである, このことは、製造工程における試験及び診断時間を著しく低減する, 実験, 使用と維持, したがって、大幅にコストを削減.

1. BSTの基本構成
BST回路は、IEEE 1149.1に従って構築されるスタンダード, これには、テストアクセスチャネルタップとコントローラが含まれます, 命令レジスタIRとテストデータレジスタ群. テスト・アクセス・チャンネル・タップは、5 -ピン・ピン（1 -ピンは、リセット端子）コネクタです。タップコントローラは, クロック信号と各種制御信号を生成する(IE, 生成テスト, シフト, キャプチャ, 更新信号), 命令またはテストデータが対応するレジスタ, そして、境界スキャンを制御する.

1.1 クロック入力端子TCKをテストする
TCK信号により、集積回路ICの境界走査部分がシステム内のクロックと同期し、独立して動作することができる.

1.2 テストモード選択入力
テストモードは、制御信号としてTMSピンを選択する。これはタップコントローラの動作状態を決定する. TCKの立ち上がりエッジの前にTMSを確立しなければならない.

1.3テストデータ入力端子
テストクロックパルスTCKの立ち上がりエッジについて、TDIに連続的に挿入されたデータは命令レジスタまたは試験データレジスタにシフトされる, そして、タップコントローラは、シフトされたデータが命令かテストデータであるかどうか決定する.

1.4 テストデータ出力端子
テストクロックパルスTCKの立ち下がりエッジでは、データは、命令レジスタまたはテストデータレジスタからTDO, そして、タップコントローラは、直列化されたデータが命令かテストデータであるかどうか決定する.

2. PCBボード テストシステム
2.1 テストシステム構造
そのハードウェアは、一般のPC、BSTテスターとシリアルBST信号ケーブルを含みます(4信号のバス, 数字の意味は以下の通りです：1はTDIです, 2は、TCKです, 3は、TMSです, and 4 はTDO). テスタは標準パラレルポートを介してPCに接続されている, そして、シリアル信号ケーブルを通してPCB上のテスト・アクセス・ポート・タップに接続している. つのモジュールがあると仮定する, B, プリント基板上のC, モジュールは単一チップまたは複数チップから構成することができる. これらはIEEE 1149に従って設計されています.1スタンダード, それで, BSレジスタ（点線がモジュール内を通る位置）を I/チップのOピン, そして、境界スキャンテストを行うことができます. 設計されたデジタルシステムまたは装置が複数の場合 PCBボードs, に接続することができます PCBボードシリアル信号ケーブル. ユーザは柔軟にチップを選択できる, モジュールまたはプログラミングを通してテストされるPCB全体.

2.2 試験制度の原理
テスターは、PCBのネットリストとデバイスモデルに従って回路故障を検出するために自動的にテストパターンを生成するためにPCソフトウェアプログラミングを使用することができますボード. PCBには少なくとも32ビットの2台のボードが必要です/ピン, 32ビットを読むために/書込みピンは、読み書き操作を容易にするために形づくられることが可能である. テストソフトウェアはプリプロセッサと実行ユニットを含むべきです. プリプロセッサはテストグラフを読み出し、これらのグラフの可能な関係を得る, 結果はファイルの集合です, 記憶と制御情報を含むこと. 実行ユニットは上記のファイルを読み込み、次にテストを実行する. プロセスは、最初に格納された情報を読み込むことです, 入力ポートにデータを入れる, 適切な出力ポートからデータを読み込む, と予想される結果と比較する. 誤りが見つかれば, 故障が発生する, そして、断層の位置は、マークされるでしょう, そして、診断プログラムは、断層の特定の位置を与えるために加えられます.

2.3 テスト内容
1) I / Oの接続をテストするピン PCBボード.だって俺だって/oピンPCBボード テスターのアクセスチャンネルを提供する;
2) PCB上のICチップの整合性を試験するボード. チップのアセンブリプロセス中, ICチップは損傷した.内蔵自己テストと内部テストは、チップの品質を確認するために使用することができます;
3) PCB上のICチップ相互接続の開放回路と短絡回路故障の試験ボード, 外部テストで検証できます。
4) PCB上のバスの整合性をテストするボード,テストを通して、オープンサーキット故障があるかどうかを検出できます/バスに接続されたICチップのピン.
BST技術の連続開発, PCBボード 試験は徐々に改善される. プログラマブル集積回路の広範な使用のために, 柔軟性と適用性 PCBボード 試験は改善される, そして、対応するテストシステムのコストが削減されます. デザイナーはすべてのプログラマブル論理回路を PCBボード, そして、チップロジックは、ソフトウェアプログラミングだけで修飾されることができます, 一般のプリント回路基板を作るために, それで PCBボード 別の関数を完了する. このように, 境界スキャンテスト技術は PCBボード テストより便利で高速, そして、テストコストを大幅に減らす.