イン PCB設計, 我々は一般的に信号の品質を気に, しかし、時々我々はしばしば研究のために信号線に閉じこもります, そして、理想的な条件として力と地面を扱う. これは問題を簡素化することができますが, それは高速設計です. 中国にて, この単純化はもはや実行不可能である. 回路設計のより直接的な結果は信号完全性に示されているが, パワーインテグリティ設計を無視してはならない. パワーインテグリティは最終的な信号完全性に直接影響するので PCBボード. パワー完全性と信号完全性は密接に関連している, 多くの場合, 信号歪みの主な原因は、電力系統. 例えば, 地面バウンスノイズが大きすぎる, デカップリングコンデンサの設計は適切ではない, ループの影響は非常に深刻です, 多重電力の分割/地上飛行機は良くない, 下地層設計は理にかなっている, 電流が不揃いである, など.
配電系統
パワーインテグリティ設計は非常に複雑な問題であるが,近年の電力系統(電源とグランドプレーン)間のインピーダンスを制御する方法は設計の鍵である。理論的には、電力系統間のインピーダンスが低く、インピーダンスが低く、ノイズ振幅が小さくなり、電圧損失が小さくなる。実際の設計では,最大電圧と電力供給範囲を指定することにより目標インピーダンスを決定し,回路内の関連因子を調整することにより,電力系統(周波数に関連する)の各部分のインピーダンスを目標インピーダンスに接近させる。
2 )地面跳ね
高速デバイスのエッジレートが0.5 nsより低い場合、大容量データバスからのデータ交換レートは極めて速い。信号に影響を与えるパワー層に強いリップルを発生させると、パワー不安定性の問題が生じる。グランドループを通る電流が変化すると、ループインダクタンスにより電圧が発生する。立ち上がりエッジが短くなると電流変化率が増加し、グランドバウンス電圧が上昇する。このときグランドプレーン(グランド)は理想的なゼロレベルではなく、理想的な直流電位ではない。同時に切り換えられるゲートの数が増加するとき、グランドバウンスはより深刻になる。128ビット・バスに対して、同じクロック・エッジ上で50~100のI/Oラインスイッチングがある。このとき、同時に切り換えられるI/Oドライバにフィードバックされる電源および接地ループのインダクタンスは、できるだけ低くなければならない。そうでなければ、静止時に同じグラウンドに接続されたときに電圧ブラシが現れる。地面バウンスは、チップ、パッケージ、コネクタ、または回路基板のような、どこでも見られることができます。そして、それはグランドバウンスを引き起こすかもしれません。そして、電力完全性問題を引き起こします。
技術開発の観点から、デバイスの立ち上がりエッジは減少するだけであり、バスの幅は増加するだけである。接地バウンスを許容レベルに保つ唯一の方法は、電力および接地分配インダクタンスを低減することである。チップでは、可能な限り多くの電力とグラウンドを配置し、配線をインダクタンスを減らすためにできるだけ短くパッケージに接続することを意味する。パッケージのために、それはBGAパッケージにおいて、使用されるように、電源接地プレーン間の距離をより近くにするために移動層パッケージを意味する。コネクタとしては、コネクタベースのリボンコードなどの内部電源および接地面を有する接地ピンを使用するか、コネクタを再設計することを意味する。回路基板としては、隣接する電源とグランドプレーンをできるだけ近くにすることを意味する。インダクタンスは長さに比例しているので、電源とグランドとの接続をできるだけ短くしてグランドノイズを低減する。
デカップリングコンデンサ
電源と接地の間にいくつかのコンデンサを追加することは、システムのノイズを減らすことができることを知っているが、回路基板上にどのように多くのコンデンサを追加する必要がありますか?それぞれのコンデンサの適切な値は何ですか?どのような位置は、各コンデンサに適していますか?これらの質問と同様に、我々は一般的にそれについて真剣に考えないでください、しかし、デザイナーの経験に基づいてそれをしてください、そして、時々、より少ない静電容量がよりよくなるとさえ思います。高速設計では、キャパシタの寄生パラメータを考慮し、デカップリングコンデンサの数、各キャパシタのキャパシタンス値および配置の特定の位置を定量的に計算する必要があり、システムのインピーダンスが制御範囲内にあることを保証する必要があり、基本的な原理は必要なデカップリングコンデンサであり、どれも欠落していない。余分なコンデンサはありません。
以上がPCB回路におけるパワーインテグリティ設計の導入である. IPCBも提供されて PCBメーカー とPCB製造技術.