PCBニュース - PCB設計におけるPCB描画ボードの概要

1 .レイアウト/配線、電気性能への影響は、電子機器に関する本でしばしば見られます。「デジタル接地線は、アナログ接地線から切り離されなければなりません。」ボードを展開した人は皆、これが実際の操作においてある程度の困難であることを知っています。

より良い板を造る, あなたは最初に使用しているICの電気的理解を持っている必要があります, and which pins will generate higher harmonics (the rising/falling edges of digital signals or switching square wave signals). どのピンが電磁干渉に影響されやすいか, the signal block diagram (signal processing unit block diagram) inside the IC helps us understand.

マシン全体のレイアウトは、電気的性能を決定するための主要な条件であり、ボードのレイアウトは、IC間の信号／データの方向または流れにより関係がある。主な原則は、電磁放射線が発生する電源に近い部分です弱信号処理部分は多い。装置の全体的な構造（すなわち、以前の装置の全体計画）によって決定され、信号入力または検出ヘッド（プローブ）に可能な限り近いので、これは信号対雑音比をより改善し、その後の信号処理およびデータ認識信号／正確なデータのためのより純粋な信号を提供することができる。

多層板の層間配置

例として4層ボードを取る. The power (positive/negative) layer should be placed in the middle, そして、信号層は、外側の2つの層の上で発送されるべきです. 正と負のパワー層の間に信号層はないべきである. この方法の利点は可能な限り, パワーレイヤがフィルタリングの役割を果たす/遮蔽/アイソレーション, と同時に生産を容易にする PCBメーカー 歩留り向上.

経由で

VIAはキャパシタンスを発生させるだけでなく、バリや電磁放射を発生させるので、エンジニアリングデザインはVIAの設計を最小限に抑えるべきである。

ビアホールの開口部は大きくならない（これは電気的性能であるが、小形の開口部はPCB製造の難しさを増加させ、一般的には0.5 mm／0.8 mm、0.3 mmを可能な限り小さくする）、銅塊の沈下過程においては小さな開口部が使用され、その後のバリの確率は大きな開口部よりも小さい。これはドリル加工によるものである。

PCB銅プラチナ処置

現在のICワーキングクロック（デジタルIC）が高くなっているので、その信号はラインの幅に特定の要件を与えます。トレース（銅プラチナ）の幅は、低周波数および強い電流に適しているが、高周波信号およびライン信号のデータについては、これはそうではない。データ信号は同期に関してより多くであり、高周波信号は主に皮膚効果に影響される。したがって、両者を分離しなければならない。

高周波信号の痕跡は、より長く、むしろ短く、むしろ、問題（装置間の信号結合）を含んでいる。

データ信号はパルスの形で回路に現われ、その高次高調波の内容は信号の正確性を保証する決定的な要因である同じワイド銅プラチナは、高速データ信号のための表皮効果（分配）を生じる。静電容量／インダクタンスが大きくなり、これにより信号が劣化し、データ認識が不正確となり、データバスチャネルの線幅が不一致であれば、データの同期問題に影響を与える（一貫性のない遅延を生じる）ので、データ信号をよりよく制御するために、サーペンタインラインがデータバスルーティングに現れる。これはデータチャネルの信号をより詳細に遅延させるためである。大面積銅舗装は、干渉及び誘導干渉を遮蔽するためのものである。両面板は地面を銅舗装層として使用することができる多層基板には銅を舗装するという問題はないが、その間のパワー層は非常に良好である。遮蔽と絶縁

上記は、1990年代の導入です PCB設計 PCB製図板の概要. IPCBも提供されて PCBメーカー and PCB製造 テクノロジー.