精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
レイアウトは、最も基本的な仕事技術のうちの1つです。配線の品質はシステム全体の性能に直接影響します。大部分の高速設計理論は最終的に実装されなければならない。配線は高速PCB設計において非常に重要であることがわかります。以下は、実際の配線で遭遇する可能性のあるいくつかの状況の合理性を分析し、さらに最適化されたルーティング戦略を与える。
主に直角配線について説明した。, 差動配線, 蛇行配線.
1.直角配線
直角配線は一般的にプリント基板配線において極力避けなければならない状況であり、配線品質を測る基準の一つとなっている。直角配線は信号伝送にどのような影響を与えるのでしょうか。原理的には、直角配線は伝送線路の線幅を変化させ、インピーダンスの不連続を引き起こす。事実上、直角配線はインピーダンスの変化を引き起こすが、コーナー配線や鋭角配線はインピーダンスの変化を引き起こす可能性がある。
直角配線の信号への影響は、主に次の3つの側面に反映される。
一つは、コーナーが伝送路上の容量性負荷と等価になり、立ち上がり時間が遅くなること。
二つ目は、インピーダンスの不連続が信号の反射を引き起こすこと。
3つ目は、直角の先端によって発生するエミッタンスである。
伝送線路の直角度によって生じる寄生容量は、以下の経験式で計算できる：
C=61W(Er)1/2/2 * C * z 0
上式中、C はコーナーの等価キャパシタンス（単位：pF）、W はトレースの幅（単位：インチ）、Z 0 は伝送線路の特性インピーダンスである。例えば、4Milsの50Ω伝送線路（Îμrは4.3）の場合、直角によって導入されるキャパシタンスは約0.0101pfであり、これによって生じる立ち上がり時間の変化は次のように見積もることができる。
T10-90%=2.2*C*Z0/2 = 2.2*0.0101*50/2 = 0.556ps
直角トレースによってもたらされるキャパシタンス効果が極めて小さいことが、計算によってわかる。
直角トレースの線幅が大きくなるとインピーダンスが低下するため、ある信号の反射現象が発生する。線幅増加後の等価インピーダンスは、伝送線路インピーダンスの式に従って計算することができ、次に経験式に従って反射係数を計算する。
Ï=(Zs-Z0)/(Zs+Z0)
一般に, 直角配線によるインピーダンス変化は、7 %〜20 %である, したがって、最大反射係数は約0である.
1.しかもだ、 下記の図からわかるように, 伝送線路のインピーダンスは、Wの長さ内で最小になる/2ライン, そして、wの時間の後、通常のインピーダンスに戻る.
2.全体のインピーダンス変化時間は非常に短い, しばしば10 ps以内. 内部, このような高速かつ小さな変化は一般的な信号伝送にはほとんど無視できる.
多くの人が直角配線のこの理解を持っている. 彼らは、先端が電磁波を送受信するのが簡単で、EMIを発生させると思います. これは、多くの人々が直角の配線が使用できないと思う理由の1つになりました. しかし, 多くの実際のテスト結果は、直角のトレースが直線より明らかなEMI. おそらく、現在の楽器のパフォーマンスとテストレベルは、テストの精度を制限する, でも少なくとも問題は. 直角配線の放射線は、器具自体の測定誤差よりも既に小さい.
一般に、直角ルートは想像しているほど悪くない。少なくともGHz以下のアプリケーションでは、キャパシタンス、反射、EMIなどの影響はTDRテストにほとんど反映されない。高速PCB設計エンジニアは、やはりレイアウト、電源/グランド設計、配線設計に注力すべきである。ビアホールなどです。もちろん、直角配線の影響はそれほど深刻ではないが、だからといって今後直角配線を使えないわけではない。細部へのこだわりは、優秀なエンジニアが必ず持っている基本的な資質である。また、デジタル回路の急速な発展に伴い、エンジニアが処理する信号の頻度は増加の一途をたどっている。10GHzを超えるRF設計の分野では、こうした小さな直角が高速問題の焦点になるかもしれない。
2.差動配線
差動信号（Differential Signal）は、高速回路設計においてますます広く使われるようになっている。回路の中で最も重要な信号は、差動構造で設計されることが多い。差動信号がよく使われる理由は何でしょうか？PCB設計において、差動信号の性能を確保するには？この2つの疑問について、次のパートに進みます。
差動信号とは? 素人の言葉で, 駆動端は、2つの等しいおよび反転信号を送る, そして、受信端は、2つの電圧の差を比較することによって、論理状態「0」または「1」を判定する. 差動信号を運ぶ一対のトレースを差動トレースと呼ぶ.
通常のシングルエンド信号のトレースと比較して、差動信号には以下の3つの面で最も明白な利点がある。
a.2つの差動トレース間の結合が非常に良好であるため、強力な干渉能力がある。外部ノイズ妨害が存在する場合、それらはほぼ同時に2つのラインに結合され、受信側は2つの信号の差分のみを認識する。したがって、外部コモンモードノイズは完全にキャンセルすることができます。
b.EMIを効果的に抑制できる。同じ理由で、2つの信号の極性が逆であるため、2つの信号から放射される電磁界は互いに打ち消し合うことができる。
c.タイミングの位置決めが正確。高しきい値電圧と低しきい値電圧に依存する通常のシングルエンド信号とは異なり、差動信号のスイッチ変化は2つの信号の交点にあるため、プロセスや温度の影響を受けず、タイミング誤差を低減できる。また、低振幅の信号回路にも適している。現在普及しているLVDS（低電圧差動信号）は、この小振幅差動信号技術を指す。
PCBエンジニアにとって最も重要なことは、差動配線のこれらの利点を実際の配線でいかに十分に活用するかということです。おそらく、レイアウトに携わる人であれば、差動配線の一般的な要件、つまり等長と等距離を理解しているはずだ。等長とは、2つの差動信号が常に逆極性を保ち、コモンモード成分を低減することであり、等距離とは、主に2つの差動インピーダンスを一致させ、反射を低減することである。これは、差動可能な配線の条件のひとつである。しかし、これらのルールはすべて機械的に適用されるわけではなく、多くのエンジニアは高速差動信号伝送の本質をまだ理解していないようである。以下では、PCB差動信号設計でよくある誤解に焦点を当てます。
誤解1：差動信号はフィードバック経路としてグランドプレーンを必要としない、あるいは差動トレースは互いに逆の経路を提供する。この誤解の原因は、表面現象に惑わされるか、高速信号伝送のメカニズムが十分でないことにある。図 1 - 8 - 15 の受信端の構造から、トランジスタ Q 3 と Q 4 のエミッタ電流は等しく反対であり、グランドでの電流は正確に打ち消し合っている（I1=0）ことがわかる。したがって、差動回路は類似のバウンスであり、グランドプレーンに存在する電力やその他のノイズ信号は鈍感である。接地面での部分的なリターン・キャンセルは、差動回路が基準面を信号リターン経路として使用しないことを意味しない。事実上、信号リターン解析のメカニズムは、差動配線も通常のシングルエンド配線も同じで、高周波信号は常に最小インダクタンスでループに沿ってリフローされるが、最大の違いは、グランドへのカップリングに加えて、差動線路にも相互カップリングがあることだ。どちらの結合が強いかが、主なリターン経路となる。シングルエンド信号と差動信号の地磁気分布の模式図。
PCB設計では、差動トレース間のカップリングは一般的に小さく、多くの場合、カップリング度の10〜であり、より多くのグランドにカップリングされているため、差動トレースの主なリターンパスはまだ接地面に存在する。グランドが不連続の場合、図 1 - 8 - 17 に示すように、基準面のない領域では差動トレース間のカップリングが主なリターン経路となる。差動トレースに対する基準面の不連続の影響は、通常のシングルエンドトレースの場合と同じではありませんが、それでも差動信号の品質とEMIを低下させるので、可能な限り避けるべきです。設計者の中には、差動伝送のコモンモード信号を抑制するために、差動トレース下の基準プレーンを除去できると考える人もいる。しかし、この方法は理論的には望ましくない。インピーダンス制御法？コモンモード信号用に接地インピーダンス・ループを設けると、必然的にEMI放射が発生する。この方法は、良いことよりも悪いことの方が多い。
誤解2：同じ間隔を保つことは、線長. 実際には PCBレイアウト, 同時に、差動設計の要件を満たすことはできない. ピン分布の存在により, ヴィアス, 配線スペース, 線長整合の目的は、適切な巻き取りによって達成されなければならない, しかし、結果は、差動対のいくつかの領域が並列であるはずがないということでなければなりません. この時点で何をすべきか? どの選択? 結論を出す前に, 以下のシミュレーション結果を見てみましょう.
上記のシミュレーション結果から、スキーム1とスキーム2の波形はほぼ同じであり、すなわち、不等間隔による影響は最小である。それに比べ、線路長の不一致はタイミングに与える影響がはるかに大きい。((草案3))。理論的な解析によると、間隔の不一致は差動インピーダンスを変化させるが、差動ペア間の結合自体は重要ではないため、インピーダンスの変化幅も非常に小さく、通常は10%以内、つまり1パスである。穴による反射は信号伝送に大きな影響を与えない。線路長が一致しないと、タイミング・オフセットに加えて、差動信号にコモン・モード成分が導入され、信号品質が低下し、EMIが増加する。
PCB差動トレースの設計における最も重要な規則は、整合線長であると言える, その他の規則は設計要件や実際の用途に応じて柔軟に扱うことができる.
誤解3：差動配線は非常に近いと思う。差動トレースを閉じると、カップリングが強化されるだけで、ノイズに対する耐性は向上しないが、磁界の逆極性をフルに利用して外部への電磁干渉を打ち消すことができる。この方法は、ほとんどの場合において非常に有益だが、絶対ではない。外部からの干渉を完全に遮蔽することができれば、強力なカップリングを使わなくても対干渉.やEMI抑制の目的を達成することができる。差動トレースの分離とシールドを確実にするには？他の信号トレースとの距離を広げることは、最も基本的な方法のひとつです。電磁界エネルギーは距離の2乗とともに減少する。一般に、ライン間隔がライン幅の4倍を超えると、それらの干渉は非常に弱くなります。無視することができる。また、接地面による絶縁もシールド効果が高い。この構造は、高周波（10G以上）のICパッケージPCB設計でよく使用される。CPW構造と呼ばれ、厳密な差動インピーダンスを保証できる。図 1 - 8 - 19 に示すように、制御（2Z0）。
差動トレースは異なる信号層でも機能するが、この方法ではコモンモードノイズが発生し、異なる層によって生じるインピーダンスの差やビアが差動モード伝送の効果を破壊する。また、隣接する2つの層が密に結合されていない場合、差動トレースのノイズ耐性は低下するが、周囲のトレースから適切な距離を保つことができれば、クロストークは問題にならない。一般的な周波数（GHz以下）では、EMIは深刻な問題ではない。実験によると、500km離れた距離での放射減衰は、3mの距離で60dBに達し、FCCの電磁放射規格に十分適合するため、設計者は差動線路の結合不良による電磁的不平等をあまり心配する必要はない。
3.サーペンタインライン
スネークラインは、レイアウトでよく使用される配線方法の一種です。その主な目的は、システムのタイミング設計要件を満たすために遅延を調整することである。設計者はまず、伝送遅延を変更するため、配線時に使用すべきではないことを理解する必要がある。しかし実際には、十分なホールド時間を確保するためや、同じグループ内の信号間のタイム・オフセットを小さくするために、意図的に配線する必要がある。
蛇行線が信号伝達に及ぼす影響？配線上の注意点 最も重要な2つのパラメータは、図1 - 8 - 21に示すように、平行結合長（Lp）と結合距離（S）である。明らかに、蛇行トレースで信号を伝送する場合、平行線セグメントは差動モードで結合されます。Sは小さく、LPは大きく、結合の程度は大きい。このため、伝送遅延が減少する可能性があり、クロストークにより信号品質が著しく低下する。メカニズムについては、第3章のコモンモードとディファレンシャルモードのクロストークの解析を参照されたい。
以下に、レイアウト・エンジニアがサーペンタイン・ラインを扱う際のいくつかの提案を示します：
1.平行な線分の距離（S）を少なくとも3 hより大きくする。平たく言えば、それは大きなカーブを曲がることである。sが十分に大きい限り、相互結合効果はほぼ完全に回避できる。
2.結合長を短くすると、二重LP遅延が信号の立ち上がり時間に近づくか、それを上回り、発生するクロストークは飽和に達する。
3.ストリップラインやマイクロストリップラインの蛇行線路による信号伝送遅延は、マイクロストリップラインよりも遅い。理論的には、ストリップラインは差動モードのクロストークによる伝送速度に影響を与えない。4.
4.信号線が高速で、タイミングが厳しく要求される場合、特に小さなエリアでは蛇行させないこと。
5.図1 - 8 - 20のC構造のように、任意の角度で蛇行したトレースを使用することがよくあり、相互接続を効果的に減らすことができます。
6.高速PCB設計では、蛇行線はいわゆるフィルタリングや干渉防止機能がなく、信号品質を低下させる可能性があるため、タイミングマッチングにのみ使用され、他の目的には使用されません。
