PCBニュース - 電力供給分類

電源

DDRの電源は3つのカテゴリーに分けられる：

主電源はVDDとVDDQである、

主電源要件はVddq = Vddであり、VDDQはIO用である。

VDDはバッファ電源、一般的には、VDDQおよびVDDは、1つの電源に結合される。チップもVDDL、DLLに電源を供給し、そして、VDDと同じ電源を使用できます。

電源設計時、電圧と電流が必要条件を満たすかどうかを考慮する必要がある、電源の電源投入順序、電源のパワーアップ時間、および単調性。

電源電圧要件は一般に±5 %以内である。

使用するチップとチップ数に応じて電流を計算する必要がある。ddrの電流は一般に比較的大きいです、時pcb設計、完全な電源プレーンがピンに置かれるならば、それは最も理想的な州です、そして、エネルギー蓄積コンデンサは、電源投入時に増加します、そして、各ピンに1が追加されます。100nf〜10nfの小さなコンデンサでフィルタ。

基準電源VREF,基準電源VREFはVDDQに従う必要がある, とVREF = VDDQ/2, したがって、電源チップによって供給することができる, または、抵抗器除算器によって得られる. Vref電流は一般に小さいので, 数mAから数十mA程度, 抵抗分割器法はコストを節約し，レイアウトでより柔軟にすることができる. それはVREFピンに近い位置に配置され、密接に続く. VDDQ電圧, したがって、このメソッドは. 分圧器に使用される抵抗器は、100～10 Kであることができることに留意されたい, と1 %の精密抵抗器が必要です.

VREF基準電圧の各ピンは、10 nF点キャパシタンスフィルタ100を追加する必要がある, そして、分圧器抵抗器と並列にコンデンサを接続する方がよい.

1.マッチング電圧に使用 VTT（トラッキング終端電圧）

VTT は整合抵抗によってプルアップされる電源で、VTT = VDDQ/2 です。ddrデザイン, トポロジーに応じていくつかのデザインはvtt, コントローラがddr装置が少ないようなもの。vttが使われるならば、vttの現在の要件は比較的大きい、それで、配線は銅で敷く必要がある。そして、vttは、電源が電流を流し、電流を流し得ることを要求する。平常に、あなたは要件を満たすためにvttを生成するddrのために特別に設計された電源チップを使用することができます。

さらに、10nF～100nFのコンデンサは、一般的にVTT、そして、大きなUFキャパシタは、VTT回路全体のエネルギー蓄積に必要である。

一般に、ddrデータ線は、1つのドライブ、および、ddr 2とddr 3の両方は、一致するためにodtを持ちます、それで、より良い信号品質を得るためにマッチングのためにvttを引く必要はありません。しかし、アドレスと制御信号線がマルチロードされるなら、複数のドライバがある、および、その中にodtがありません、およびそのトポロジーはt点構造である、したがって、しばしば信号品質整合制御のためにvttを使用する必要がある。

2.クロック

DDR クロックは差動トレースです。一般に、 端末と並列に 100 オームのマッチング方法を使用する。差動トレースの差動対の制御インピーダンスは100オームであり、シングルエンドラインは50オームである。なお、差動ラインは、直列マッチングを用いることもできる。直列マッチングを使用する利点は、差動信号の立ち上がりエッジを制御できることである、エミに一定の効果があるかもしれない。

3.データとDQS

DQS 信号はデータ信号の基準クロックに相当し、それがルーティング時に CLK 信号と同じ長さに保たれる必要があります。DQSはDDR 2以下のシングルエンド信号である。ddr 2は差動信号として用いることができるか、またはシングルエンド。シングルエンド、あなたはdqsを接続する必要があります、ddr 3は、差動信号であり、100オームの差動ライン850を必要とする。内部のodtのために、dqsは、100オームの抵抗器と並列に接続される端子を必要としない。各々の8ビットデータ信号は、dqsシグナルのグループに対応する。

dqs信号はルーティング時に同じグループのdqs信号と同じ長さを保つ必要がある、シングルエンド50オームインピーダンスを制御する。データを書き込むとき、dqとdqsの中間は整列している、データ読み込み時、dqとdqsのエッジは整列している。dq信号は、主に1つのドライブ、およびddr 2とddr 3は内部のodtマッチングを持っている、したがって、一般的には、。

4.アドレスとコントロール

アドレスとコントロール信号はDQほど高速ではない。それらはクロックの立ち上がりエッジに基づいてサンプリングされ、それで、彼らは時計跡と同じ長さである必要があります。しかし、複数のddrが使用されるなら、アドレスおよび制御信号は、1つのドライブ、および、あなたは、一致する方法が適しているかどうかに注意を払う必要があります。

5.PCBレイアウトの考慮事項

PCBレイアウトの際、DDRコントローラは、可能な限りDDRコントローラの近くに置かれるべきです。それぞれの電源ピンは、フィルタ・コンデンサ、および、全体の電源は、10 mF以上の大きなコンデンサを電力入口に配置する必要があります。ピンに敷設される電源のために別の層を使用する方がよい。直列マッチング用の抵抗器は、ソース端部に最もよく配置される。双方向信号ならば、それは均一に同じ端に置かなければなりません。複数のドライブを持つDDRマッチング構造なら、VTTプルアップ抵抗器は最遠端部に配置する必要がある。チップレイアウトはバランスが必要であることに留意されたい。いくつかのdrsのトポロジー構造を次の図に示します。ファースト、ワンドライブ2の場合、木の構造に分かれている、構造によるデイジーチェーンとハエ。フライは、小さなスタブとデイジーチェーン構造です。DDR 2とDDR 3のデイジー鎖構造はより適切である。木のような構造は、2つの分岐の長さを減らすためにpcbの前面と背面に取り付けられるの許します。つ以上のドライブによるddrトポロジーは、より複雑で、慎重なシミュレーションを必要とします。

6.PCB配線の考慮事項

PCBレイアウトは、差動トレースのためのシングルエンドトレースと100オームの50オームを使用してください。

制御差動線の等しい長さが10±10ミルであることに留意されたい、そして、同じグループの線も速度要件によって異なります、一般的に±50ミル。

制御とアドレス行、dqsライン、クロックは同じ長さ、および、dqデータ線は、同じグループのdqsラインと同じ長さを有する。

時計に注意してください、dqsと他の信号は3 w以上の距離で分離されるべきです。

グループ間の信号は、少なくとも3つのWの距離によって分離されるべきである。

同じ層に同じグループのシグナルを送るのがベストです。

ビアの数を最小にする。

7.EMIの問題

DDRは高速でアクセス頻度が高いため、多くのデザインでその外部干渉を考慮する必要があります。設計時には以下の点に注意する必要があります。

原理上、干渉の影響を受けやすい回路モジュールや信号、アナログ信号のような、無線周波数信号、クロック信号など、パフォーマンス指標で必要に応じて、DDRがそれらと干渉して、指標に影響を及ぼすのを防ぐために必要です。

DDR電源と他の影響を受けるパワーモジュールのために同じ電源を使用しないでください。同じ電源が使われなければならないならば、インダクタクタの使用に注意を払う、フィルタリング及び絶縁用磁性ビーズ又はコンデンサ。

クロックとdqs信号線、直列抵抗と並列キャパシタンスを増やすことができるいくつかの場所を予約する。emiが標準を超えると、信号の整合性と遅延を増加させるために信号の整合性によって許容される範囲内で、グランドに直列抵抗またはキャパシタンスを増加させる。スローダウンと外部放射を減らす。

遮蔽用、外部放射線を遮蔽するために、金属シェルの遮蔽構造を使用してください。

地面の保全を維持するために注意を払う。

8.テスト方法

オシロスコープのプローブとオシロスコープ自体の帯域幅は、テスト要件を満たすことができることに注意してください。

テストポイントは、信号の受信端に可能な限り近く選択されるべきである。

ddrシグナリングがより複雑であるので、 迅速にテストするには、デバッグ、信号問題を解決する 我々は、単に読み取りを分離することを望む/書き込みビット。この時に、最も一般的に使用されるアイダイアグラム解析は、ddr信号が電圧を満たしているかどうかをチェックするのを助けることである、タイミング、ジッタ条件。

トリガモード設定。ファースト、リーディング幅トリガは、読み取りを分離するために使用することができます/シグナルを書き込む。JEDEC仕様によると、 読み出しプリアンブルの幅は0である.9から1.1クロックサイクル、 書き込みプリアンブルの幅は0より大きくなるように指定される.35クロックサイクル、 上限はない。第2のトリガ法は、読み出しを分離するためにより大きな信号振幅トリガ法を使用することである/書き込み信号。通常、読み出しの信号/書き込み信号が異なる、したがって、我々は2つの分離を達成することができます。

信号の振幅に注意を払う、時計の周波数、差動時計の交点、立ち上がりエッジが単調かどうか、オーバーシュートなど。テスト中。

最も重要なことは、セットアップ時間とホールド時間です。

以上がddr電源の分類の導入である。IPCBも提供されているPCBメーカーとPCB製造。