精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
の原理 回路基板レイアウト and routing are as follows:
(1) In the layout of components, 関連するコンポーネントをできるだけ近くに配置する必要があります. 例えば, クロック発生器, 水晶発振器, そして、CPUのクロック入力はすべてノイズになりやすい. それらを置くとき, 彼らは近くに置かれるべきです. 騒音が発生しやすい装置について, 低電流回路, 高電流回路スイッチング回路, etc., keep them away from the logic control circuit and storage circuit (ROM, RAM) of the single-chip microcomputer as much as possible. できれば, これらの回路は 回路基板, これは、反干渉を助長し、回路作業の信頼性を向上させる.
(2) Try to install decoupling capacitors next to key components such as ROM, RAMと他のチップ. 事実上, 印刷 回路基板 跡, ピン接続と配線, etc. すべてが大きいインダクタンス効果を含むかもしれません. 大きなインダクタンスは、Vccトレース上で、厳しいスイッチングノイズスパイクを引き起こす可能性がある. VCCトレース上のスイッチングノイズスパイクを防止する唯一の方法は、0.VCCと電源グランド間の1 uF電子デカップリングコンデンサ. 表面マウントコンポーネントが 回路基板, チップコンデンサは、部品に対して直接使用して、Vccピン365上に固定することができる. セラミックコンデンサを使うのがベストです, because this type of capacitor has lower electrostatic loss (ESL) and high-frequency impedance, そして、このタイプのコンデンサの誘電体安定性の温度および時間も非常によい. タンタルコンデンサを使わないようにしてください, 高い周波数でインピーダンスが高いから.
デカップリングコンデンサを置くとき、以下の点に注意を払う必要があります
100 ufの電解コンデンサをプリント回路基板の電源入力端に接続します。ボリュームが許すならば、より大きな静電容量はよりよいです。
原則として、0.01μFセラミックコンデンサは、各集積回路チップの隣に配置する必要がある。回路基板のギャップが小さすぎるためには、10チップごとに1 - 10のタンタルコンデンサを配置することができます。
非干渉性が弱く、かつ、オフになったときの大きな電流変化やRAMやROMなどの記憶素子の場合、電源線（Vcc）と接地線との間にデカップリングコンデンサを接続する必要がある。
キャパシタのリード線は長すぎることはなく、特に高周波バイパスコンデンサはリードを取ることができない。
（3）シングルチップマイクロコンピュータ制御システムでは、システムグランド、シールドグラウンド、ロジックグランド、アナロググランド等の接地線の種類が多く、接地配線の合理的なレイアウトにより、回路基板の耐干渉性が決定される。接地線と接地点を設計する場合、以下のような問題点を考慮する必要がある。
論理グランドとアナロググランドは別々に有線で、一緒に使用することができません。それぞれの接地線を対応する電源接地線に接続する。設計時には、アナログ接地線をできるだけ厚くし、端子の接地面積をできるだけ大きくする。一般的に言えば、オプトカプラーを介してマイクロコントローラ回路からの入力および出力アナログ信号を分離するのが最もよい。
When designing the プリント回路基板 論理回路の, 接地線は、回路の干渉防止能力を改善するために閉ループ形を形成しなければならない.
接地線はできるだけ厚くなければならない。接地線が非常に薄い場合、接地線の抵抗が大きくなり、電流変化に伴って接地電位が変化し、信号レベルが不安定になり、回路の干渉防止能力が低下する。配線スペースが許容されるとき、主接地線の幅が少なくとも2〜3 mmであることを保証し、部品ピン上の接地線は約1.5 mmである。
接地点の選択に注意を払う. 信号の周波数が 回路基板 が1 MHzより小さい, 配線と部品の間の電磁誘導はほとんど効果がないので, そして、接地回路によって形成される循環電流は、干渉に対してより大きな影響を有する, ループを形成しないように接地点を使う必要がある. 信号の周波数が 回路基板 が10 MHzより大きい, 配線の明らかなインダクタンス効果により, 接地線インピーダンスは非常に大きくなる. この時に, 接地回路によって形成される循環電流はもはや大きな問題ではない. したがって, 接地点インピーダンスをできるだけ少なくするためには、多点接地を用いるべきである.
パワーラインのレイアウトに加えて、トレースの幅は、電流の大きさに応じてできるだけ厚くなければならない。配線時には、電源線と接地線の配線方向をデータ線の配線方向と一致させる必要がある。配線作業の終了時に、接地線を使用する。トレースがない回路基板の底層を広げてください、これらの方法は、回路の干渉防止能力を強化するのを助けます。
データ線の幅は、インピーダンスを減らすためにできるだけ広くなければならない。データ線の幅は少なくとも0.3 mm（12 mil）以上であり、0.46個の1／2〜0.5 mm（18 milの1／2〜20 mil）であれば理想的である。
の上のビアから 回路基板 約10 pFの静電容量効果をもたらす, this will introduce too much interference for high-frequency circuit 板, だから配線, バイアの数はできるだけ減らさなければならない. さらに, あまりにも多くのバイアも、機械の強さを減らします 回路基板.
