PCBニュース - PCBコピーボード技術の若干の原理

1：印刷された線幅の選択のための基礎：印刷されたワイヤーの最小の幅は、ワイヤーに流れている電流のサイズに関係しています, そして、印刷されたワイヤーの抵抗は大きいです, ライン上の電圧降下も大きい, 回路の性能に影響する, 線幅が大きすぎます. より広い, 配線密度は高くない, 基板面積増加, コストアップに加えて, また、小型化を促進しない. 現在の負荷が20 Aで計算されるならば/MM 2, 銅箔の厚さが0であるとき.5 mm, (（通常そんなに）), the current load of the 1MM (about 40MIL) line width is 1A, それで、線幅は1 - 2です.54 MM (40-100MIL) can meet general application requirements. 高電力機器ボード上の接地線および電源は、電力レベルに応じて適切に増加することができる. 低消費電力回路, 配線密度を高めるために, 最小の線幅は0です.256 - 1.27MM (10-15MIL) can be satisfied. 同じ 回路基板, 電源コード. 接地線は信号線よりも厚い.

2：線間隔：1.5 mm（約60ミル）のとき、線間の絶縁抵抗は20 mオームより大きく、線間の最大耐電圧は300 Vに達することができる。線間隔が1 mm（40ミル）の場合、ライン間の最大耐圧は200 Vであり、媒体の回路基板と低電圧（ライン電圧が200 V以下）では線間隔は1.0〜1.5 mm（40〜60ミル）である。デジタル回路システムのような低電圧回路において、製造プロセスが許容できる限り、破壊電圧は考慮される必要はなく、非常に小さい。

3：パッド：1／8 W抵抗器の場合、パッドリードの直径は28ミルであり、1／2 Wの場合、直径は32ミルであり、リードホールは大きすぎ、パッドの銅リングの幅は比較的小さくなり、パッドの接着性が低下する。落下が容易で，リードホールが小さすぎ，部品を設置することが困難である。

4：回路フレームを描く：フレームラインと構成要素のピンパッドの間の最短距離は2 mm未満ではなく（一般的に5 mmはより合理的である）、そうでなければ空白にすることは困難である。

5：コンポーネントレイアウト原理：一般原則：IN PCB設計, 回路系がデジタル回路およびアナログ回路の両方を有する場合. 高電流回路, システム間の結合を最小にするためにレイアウトを分離しなければならない. 同じタイプの回路で, コンポーネントは、ブロックとパーティションに配置されます.

6：入力信号処理部、出力信号駆動部は回路基板側に近接し、入出力信号線をできるだけ短くして入出力の干渉を少なくする。

7 :コンポーネント配置方向：コンポーネントは、水平方向と垂直方向の2つの方向に配置することができます。さもなければ、それはプラグインのために使われてはいけません。

8コンポーネントの間隔。中密度基板の場合、低電力抵抗器、コンデンサ、ダイオード、および他の個別部品のような小さな構成要素の間隔は、プラグインおよびはんだ付けプロセスに関連する。ウエーブはんだ付けの間、部品間隔は50～100ミル（1.27～2.54 mm）である。手動で。100 mil、集積回路チップのように、コンポーネント間隔は、一般に100～150ミルである。

9：構成要素間の電位差が大きいとき、コンポーネント間隔は放電を防止するのに十分大きくなければならない。

10 : ICでは、ロータスキャパシタはチップの電源および接地ピンに近いはずである。さもなければ、フィルタリング効果はより悪くなるでしょう。デジタル回路では、デジタル回路システムの信頼性の高い動作を確保するために、各デジタル集積回路チップの電源とグランドとの間にIC分離コンデンサが配置される。デカップリングコンデンサは一般にセラミックコンデンサを使用し、デカップリングコンデンサの容量は0.01〜0.1 UFである。デカップリングコンデンサ容量の選択は、一般に、システム動作周波数fの逆数に応じて選択されるが、回路電源の入口では、電力線と接地線との間に10 UFキャパシタおよび0.01μFセラミックコンデンサを追加する必要がある。

11：クロック回路構成要素は、クロック回路の配線長を減らすためにマイクロコントローラ・チップのクロック信号ピンにできるだけ近い。そして、以下の線を走らないことは最高です。

以上が、PCBコピー技術のいくつかの小さな原理に関するものである. IPCBも提供 PCBメーカー とPCB製造技術.