電子設計 - DSPに基づく高速PCB妨害防止設計

導入

With the wide application of DSP (digital signal processor), 高速信号処理の設計 PCBボード DSPに基づいて特に重要です. DSPシステムで, DSPマイクロプロセッサの動作周波数は、何百MHz. リセットライン, 割り込みラインと制御線, 集積回路スイッチ, 高精度/変換回路, 弱いアナログ信号を含んでいるAND回路は、干渉のために非常に影響を受けやすいすべてであるしたがって, 安定で信頼性の高いDSPシステムの設計と開発, 干渉防止設計は非常に重要です.

1 DSPシステム干渉生成解析

DSPシステムのために、主な干渉は以下の局面から来ます：

1 . I / Oチャネル干渉DSPシステムのデータ取得リンクなどの順方向チャネルおよび後方チャネルを介してシステムに入る干渉を示す。干渉はセンサを通して信号に重畳され，データ取得の誤差が増大する。出力リンクでは、干渉は出力データエラーを増加させるか、完全なエラーさえすることができます。光カプラデバイスは、入力及び出力チャネルの干渉を低減するために合理的に使用することができ、センサ及びDSP主システムの干渉は、干渉を電気的に分離するために使用することができる。

2 .電力系統の干渉全体のDSPシステムのための干渉の主な源。電源はシステムに電力を供給しながら電源に加えられる。電源線の回路設計時には、電源線を分離しなければならない。

宇宙放射線結合干渉放射線による結合は通常クロストークと呼ばれる。電流がワイヤを流れるときに発生する電磁場においてクロストークが発生し、電磁界は隣接するワイヤに過渡電流を誘起し、近くの信号が歪んだり、エラーになったりする。クロストークの強さはデバイスとワイヤの幾何学的サイズと分離距離に依存する。DSP配線では、信号線間隔が大きく、接地線に近いほどクロストークを低減する効果がある。

干渉の原因のための2つのデザインPCB

以下に、様々な干渉を低減する方法を示す PCB製造 DSPシステムのプロセス.

多層多層板の2.1の積層設計

DSP高速ディジタル回路では、信号品質を改善し、配線の難易度を下げ、システムのEMCを大きくするために、多層設計が一般的に採用されている。積層設計は最短リターンパスを与え，結合面積を減らし，差動モード干渉を抑制する。積層設計では、専用電力層と接地層の分布、および接地層とパワー層との密着結合は、コモンモード干渉を抑制するために良好である（隣接するプレーンを使用してパワープレーンのACインピーダンスを減少させる）。4層ボードを例としてスタック設計スキームを説明する。

この4層pcb設計構造を採用するには多くの利点がある。上部層の下にパワー層があり、素子のパワーピンはグランドプレーンを通過することなく電源に直接接続することができる。重要な信号配線スペースが大きいように、最下層（底層）上でキー信号が選択され、デバイスはできるだけ同じ層に配置される。

2.2レイアウト設計

DSPシステムの最高のパフォーマンスを得るために、コンポーネントのレイアウトは非常に重要です。まず，dsp，flash，sram，cpldデバイスを配置し，配線空間を慎重に考慮し，他のicを機能独立の原理に従って配置し，最終的にI／Oポートの配置を考慮する。上記のレイアウトを組み合わせると、PCBのサイズを考慮してください：サイズが大きすぎる場合は、印刷ラインが長すぎると、インピーダンスが増加し、ノイズ抵抗が減少し、ボードのコストが増加しますPCBが小さすぎると、放熱性が良くなり、スペースが制限され、隣接するラインが容易に妨げられる。したがって、実際のニーズに合わせてデバイスを選択し、配線スペースと組み合わせ、PCBの大きさを概算する。DSPシステムをレイアウトするとき、以下の装置の配置に特に注意してください。

高速信号レイアウト

全体のDSPシステムでは、主高速デジタル信号線は、DSPとフラッシュとSRAMの間にあるので、デバイス間の距離はできるだけ近いはずであり、それらの接続はできるだけ短く、直接接続されるべきである。従って、伝送線路の信号品質への影響を低減するためには、高速信号トレースをできるだけ短くする必要がある。また、数百MHzまでの速度を有する多くのDSPチップは、蛇型の巻線（遅延調整）を必要とする。これは以下の配線で強調される。

デジタルアナログ装置レイアウト

DSPシステムの大部分は単一の機能回路を有しない。そして、多数のCMのデジタルデバイスおよびデジタル・アナログ混成装置は使用される。その結果、デジタル/アナログレイアウトは切り離されなければならない。アナログ信号がアナログ信号に対するディジタル信号の干渉を避けるために、アナログ接地が全ディジタルグラウンドの真中のアナログ信号に属する独立した領域を描くことができるように、アナログ信号デバイスはできるだけ集中している。D／A変換器のようないくつかのデジタルアナログハイブリッドデバイスは、従来はアナログ装置として見なされ、アナロググラウンドに置かれ、デジタルノイズをアナログ電源に与えるデジタルノイズを低減するために信号源にフィードバックされるデジタルループを備えている。

( 3 )時計のレイアウト

クロック、チップ・セレクトおよびバス・シグナルのために、できるだけ多くのI / Oラインおよびコネクタから遠ざけてください。DSPシステムのクロック入力は干渉に非常に影響を受けやすく、その処理は非常に重要である。常にクロックジェネレータができるだけDSPチップに近く、クロックラインをできるだけ短くしてください。クロック結晶発振器の外殻は、好ましくは接地される。

デカップリングレイアウト

集積回路チップの電源の電圧の瞬間的なオーバーシュートを減らすために、デカップリングコンデンサは集積回路チップに添加される。そして、それは効果的に電源上のバリの影響を除去して、PCB上の電力ループ反射を減らすことができる。デカップリングコンデンサを追加することは、集積回路デバイスの高周波ノイズをバイパスすることができ、また、集積回路ドア開閉のエネルギーの瞬間的な充電および放電を提供し、吸収するためのエネルギー蓄積キャパシタとして使用することもできる。

DSPシステムでは、DSP、SRAM、フラッシュ等の各集積回路にデカップリングコンデンサを配置し、チップの各電源とグランドとの間にそれらを追加し、電源端子（ソース）及びICコンポーネントピンに可能な限り近接してデカップリングコンデンサに特別の注意を払う。電源端子（ソース端子）とICからの電流の純度を確保し、できるだけノイズ経路を短くする。

電源のレイアウト

DSPシステムの開発, 電源は慎重に考慮する必要がある. いくつかのパワーチップが多くの熱を発生させるので, 彼らは、熱放散を助長して、他から分離されなければならない位置に置かれなければなりません PCBコンポーネント ある程度の距離で. 熱のシンクを使用したり、熱散逸のためのデバイスの下に銅を置く. 開発ボードの底部に発熱成分を配置しないようにご注意ください.