電子設計 - クロック回路PCBボードの設計方法

クロック回路PCB配線の一般的な要件は以下の通りである：

1.クロックラインはEMCに最も影響を与える要因の1つであるため、クロックラインのスルーホールはより少ないはずである、他の信号線と平行に動作し、一般的な信号線から離れ、信号線との干渉を避けるようにしてください。

2.PCBボードの電源を回避し、電源とクロックの干渉を防止する。

3.回路基板に複数の異なる周波数のクロックを使用する場合、2つの異なる周波数のクロック線を並列に動作させることはできません。配電網の回路構成を図8−6に示す。回路は単一のクロックソースを使用し、駆動バッファを介してN個の遠隔地にクロック信号を分配する。

クモの形をした時計分布ネットワークは常に分布することができる。スパイダークロック分布ネットワークは、次の点に注意してください。

1.駆動バッファ回路の総負荷はR/Nである。例えば、50μの伝送路、2本足のクモの巣を使用した場合、駆動端の総負荷は25μである。このような低負荷を駆動できる駆動緩衝装置は多くない。

2.より多くの「クモの足」を駆動するためには、より強力なクロックドライブが必要です。1つの簡単な方法は、2つ以上のドライブの出力を並列に接続し、高電力ドライブを形成することです。

3.TTL回路のクロック信号に必要な総駆動電力はECL回路の25倍である。

分岐構造クロック分配ネットワークは、分岐構造のクロック分配ネットワークの回路構造を有する。回路は単一のクロックソースを使用し、駆動バッファと低インピーダンスクロック分配線を介してN個の入力端子にクロック信号を分岐形式で分配する。クロック信号が各入力端を通過すると、その立ち上がり時間が延長され、線路に沿ってソースに戻る小さな反射パルスも発生した。

反射パルスは入力信号の微分であり、受信を妨げる。反射パルスの振幅を小さくするためには、以下の方法を用いることができる。

1.ドライバの上昇速度を低下させ、これにより反射パルスの振幅を低下させることができる。使用されるドライバの速度は、クロックスキューの要件を満たすことができます。

2.各分岐の容量を低減する。マルチブランチバスにおいて、ブランチ容量は、クロック受信器の入力容量、コネクタの寄生容量、およびクロック受信器を接続するPCBトレースの容量に関係する。

3.クロック分配線の特性インピーダンス（Zo）を低減する。クロック分配線の特性インピーダンスは、その幾何構造に関係している。50μクロック線の感度は20μクロック線クロック支線容量の2.5倍である。分布インピーダンスを低減することは、負荷変動によるクロックドリフトの影響を防止するのに役立つ。

複数のクロック線を用いたソース終端構造は、単一のクロックドライバを用いて2つのソース終端を駆動する回路である。ソース端子回路のインピーダンスは端子端子回路のインピーダンスの2倍であり、必要な駆動電流は2 T後にゼロ（Tは伝播遅延）に低下し、これにより平均消費電力が低下する。1つのクロックドライバを使用して2つのソースを駆動し、複数のクロック線を使用する。ソース端末構造は、反射パルスが同時に到達することを確保するために、回線長を等しくしなければならない。各端部の負荷は、反射パルスが同じ波形を有することを保証するために等しくなければならない。ソース終端抵抗はドライバの出力インピーダンスと関係がある。

ソース終端抵抗はRS、すなわちソース終端インピーダンス（ν©）である、Zoは駆動するラインインピーダンス（ν©）であり、Rdriveはドライバの有効出力インピーダンス（ν©）であり、Nは駆動線の数である。注意しなければならないのは、実際の工事では、完全な対称を実現するのは難しいことです。線路の中に非対称性が存在する場合、各線路の反射とクロストークは完全に打ち消すことができず、これはシステムのリンギングを引き起こす。クロック線路には特殊なクロストーク保護がある。