電子設計 - DSPシステムにおけるPCBボードの信頼性設計解析

高速デバイスを使用する, there will be more and more high-speed DSP (digital signal processing) system designs, 高速DSP応用システムにおける処理信号問題は重要な設計問題となっている. このデザインで, その特徴は、システムデータレート, クロックレートと回路密度は、常に増加している, とそのデザイン PCBボード 低速設計から完全に異なる動作特性を示す, それで, 信号完全性問題と悪化した干渉問題., 電磁両立性問題, etc.

これらの問題は、信号歪み、タイミングエラー、不正なデータ、アドレスおよび制御線、システムエラー、およびシステムクラッシュを引き起こすか、直接引き起こすことがありえます。それらを解決するための失敗は深刻にシステム性能に影響し、計り知れない損失をもたらすでしょう。これらの問題を解決する方法は主に回路設計に依存する。したがって、PCBボードの設計品質は非常に重要である。最適設計概念を現実に変える唯一の方法である。高速DSPシステムにおけるPCBボードの信頼性設計に注目すべきいくつかの課題について以下に述べる。

電源設計

高速DSPシステム PCB基板設計 first needs to consider the power supply design problem. 電源設計, 通常、信号完全性問題を解決するために、以下の方法が使用される.

1 .電源とグランドの分離

回路基板が専用接地層及び電力層を有するか否かに関係なく、特定の合理的に分布するコンデンサを電源と接地の間に追加しなければならない。スペースを節約し、スルーホールの数を減らすために、より多くのチップコンデンサを使用することをお勧めします。チップコンデンサは、PCBボード、すなわち半田付け面の背面に配置することができる。

チップコンデンサは、スルーホールに接続されており、スルーホールを介して電源及びグランドに接続されている.

電源分配を考慮した配線規則

分離したアナログおよびデジタル電力層

高速かつ高精度のアナログ成分はディジタル信号に非常に敏感である。例えば、増幅器は、スイッチング信号を増幅してパルス信号に接近させるので、基板のアナログ及びデジタル部分は、一般に分離される必要がある。

感受性シグナルの分離

いくつかの高感度信号（高周波クロックのような）は、特にノイズ干渉に敏感であり、それらのために高レベルのアイソレーション対策を取らなければならない。高周波クロック（20 MHz以上のクロック、または5 ns未満のフリップタイムを有するクロック）は、接地線のエスコートを必要とし、クロック線幅は少なくとも10 milであり、エスコートグランド線幅は少なくとも20ミルであるべきである。穴は地面との良好な接触であり、5 cmごとに地面に接続するために打ち抜かれる；クロック発信側には、直列に直列に直列に接続された22個の対角の1対1〜220個のダンピング抵抗が必要である。これらのラインによる信号ノイズによる干渉を回避することができる。

2 .ソフトウェアとハードウェアの妨害防止設計

一般に、高速DSP応用システムPCBボードは、システムの特定の要件に従ってユーザによって設計される。限られた設計能力と実験室条件のために、完全で信頼できる干渉防止処置がとられないならば、一旦働く環境が理想的でないならば、電磁干渉はDSPプログラム流れが無秩序になる原因になります。DSPの正常な作業コードが回復できないとき、プログラムは逃げるか、クラッシュします、そして、若干の構成要素は損害を受けるかもしれません。対応する干渉防止対策を講じるには注意が必要である。

ハードウェア干渉防止設計

ハードウェアの妨害防止効率は高い。システムの複雑さ、コスト、およびボリュームが許容可能な場合、ハードウェアのアンチジャミング設計が好ましい。一般的に使用されるハードウェアのアンチジャミング技術は次のように要約することができます。

（1）ハードウェアフィルタリング：RCフィルタは、あらゆる種類の高周波干渉信号を大きく減衰させることができる。例えば、「バリ」の干渉を抑制することができる。

2）合理的な接地接地系の合理的設計高速ディジタル・アナログ回路システムでは，低インピーダンス，大面積接地層を有することが重要である。グランド層は高周波電流に対する低インピーダンス帰還経路を提供するだけでなく、EMIおよびRFIも小さく、また、外部干渉に対してもシールド効果を有する。PCB設計の間、デジタルグラウンドからアナログ地面を切り離してください。

3）遮蔽対策：交流電力，高周波電力，高電圧機器，アークで発生した電気火花は電磁波を発生し，電磁妨害の騒音源となる。金属シェルは、上記の装置を囲んで、それらを接地するために用いることができる。電磁誘導による干渉のシールドのペアは非常に効果的です。

2 .ソフトウェア妨害防止設計

ソフトウェアのアンチジャミングは、ハードウェアのアンチジャミングが置き換えることができない利点があります。DSPアプリケーションシステムにおいて、干渉の影響を最小にするために、ソフトウェアの妨害防止能力も完全にタップされるべきである。いくつかの効果的なソフトウェア・ジャミング方法を以下に示す。

（1）ディジタルフィルタリング：ディジタル入力フィルタによりアナログ入力信号のノイズを除去することができる。一般的に使用されるデジタルフィルタリング技術：メディアンフィルタリング、算術平均フィルタリングなど。

( 2 ) set trap :未使用のプログラム領域のブートプログラムのセクションを設定する。プログラムが妨げられて、この領域にジャンプするときに、ブートプログラムは捕らえられたプログラムを指定されたアドレスに強制的に案内して、そこのエラープログラムを修正する特別なプログラムを使用する。処理する。

（3）命令冗長：2バイト命令と3バイト命令の後に2命令または3バイトの演算命令NOPを挿入し、プログラムが実行しているプログラムによってDSPシステムが乱されたときにプログラムが自動的に右トラックに入るのを防ぐことができる。

三つの電磁両立性設計

電磁的適合性は、複雑な電磁環境で正常に動作する電子機器の能力を指す。電磁両立性設計の目的は，電子機器があらゆる外部干渉を抑制し，他の電子機器への電子機器の電磁干渉を低減することである。実際のPCBボードにおいては、隣接する信号間のクロストークが多かれ少なかれ、電磁干渉現象が存在する。クロストークの大きさは、ループ間の分布キャパシタンスおよび分布インダクタンスに関係する。このような信号間の相互電磁干渉を解決するためには、以下のような対策をとることができる。

1 .合理的な線幅の選択

プリント配線への過渡電流の影響は主にプリント配線のインダクタンスに起因し、そのインダクタンスはプリント配線の長さに比例し、その幅に反比例する。従って、ショートワイヤとワイドワイヤの使用は干渉を抑制するのに有益である。クロックリードおよびバスドライバの信号線は、大きな過渡電流を有することが多く、そのプリント配線はできるだけ短くする必要がある。個別部品の回路については、要求されるプリントワイヤ幅は約1.5 mmである集積回路はプリント配線の幅を0.2 mmから1.0 mmに選定した。

ティックタックつま先に格子状の配線構造を採用。

具体的な方法は、PCB基板の1層上に水平に配線し、次の層に垂直に配線することである。

放熱設計

熱放散を容易にするために、プリント基板は、独自に設置するのがベストであり、基板間隔は2 cmよりも大きくなければならない。同時に、プリント基板上のコンポーネントのレイアウト規則に注意してください。水平方向において、高電力デバイスは、熱伝達経路を短くするために可能な限りプリント板のエッジに近く配置される垂直方向において、高出力デバイスはプリントボードの最上部まで可能な限り近く配置される。そして、それによって、他のコンポーネントの温度に対するその衝撃を減らす。温度に対してより敏感な構成要素は、比較的低い温度で可能な限りの領域に配置されるべきであり、大量の熱を発生するデバイスの直上に配置されるべきではない。

In the various designs of 高速DSP応用システムs, how to transform a perfect design from theory to reality depends on 高品質PCB boards. DSP回路の動作周波数はますます高くなっている, ピンはだらけだ, そして、干渉が増加している., How to improve the quality of the signal 非常に重要です. したがって, システムの性能が良いかどうかは、品質の分離できない PCBボード PCBデザイナーの.