Notizie PCB - Guida alla progettazione del disaccoppiamento dell'alimentatore PCB

Quando gli ingegneri progettano un sistema di distribuzione dell'alimentazione PCB, prima dividono l'intero progetto in quattro parti: alimentazione (batteria, convertitore o raddrizzatore), PCB, condensatori di disaccoppiamento del circuito stampato e condensatori di disaccoppiamento del chip. Questo articolo si concentrerà principalmente sui condensatori di disaccoppiamento PCB e chip. I condensatori di disaccoppiamento dei circuiti stampati sono generalmente molto grandi, circa 10 mF o più, e vengono utilizzati principalmente in occasioni specifiche.

La progettazione di un condensatore di disaccoppiamento prevede due passaggi. Per prima cosa, calcolare il valore della capacità in base all'elettricità, quindi posizionare il condensatore sul PCB. Per essere precisi, a che distanza è adatto il condensatore dal chip digitale? Ma le persone spesso trascurano che il PCB stesso fa parte del design di disaccoppiamento. Questo articolo discuterà dove il circuito stampato è adatto per il design di disaccoppiamento.

Requisiti di disaccoppiamento

Fondamentalmente, l'alimentatore fornisce energia al chip digitale tramite un filo. Questo alimentatore può essere "lontano" dal chip. Non è raro che il cavo di alimentazione abbia una lunghezza di 5 pollici di cavo 16 AWG e una lunghezza di 4 pollici di 20 mil di traccia. Questi fili hanno resistenza, capacità e induzione, che influiscono sulla trasmissione dell'energia. L'induttanza è direttamente proporzionale alla lunghezza del filo ed è la causa della maggior parte dei problemi di qualità.

Il routing deve essere scorretta considerata perché determina l'induttanza totale e il loop attraverso il quale la corrente. Questo loop può ed è probabile che emetta interferenze elettromagnetiche (EMI).

Posizionare un piccolo alimentatore (come un condensatore) accanto al chip può ridurre al minimo la lunghezza della traccia dal condensatore al pin Vcc del chip, riducendo così l'area del ciclo. Ciò può ridurre al minimo la caduta di tensione causata dall'induttanza del filo. Poiché il loop loop viene ridotto, anche l'EMI viene ridotta.

Collegare il chip digitale U1 direttamente all'alimentatore significa che potrebbero essere necessari alcuni pollici di cablaggio. Condensatore C1 con induttanze parassitarie L2 e R2 può essere inserito nel circuito più vicino al chip, la distanza è inferiore a 1 pollice (Figura 1). L3 è l'induttanza del filo tra C1 e U1. L1 e R1 sono i parametri parassitari dei fili dall'alimentazione al condensatore.

In questo modo, la lunghezza della traccia può essere ridotta al livello di mil e l'impedenza del filo può essere ridotta nella misura in cui può essere applicata. C2 è molto importante qui, determina quanta corrente deve fornire l'alimentazione. C2 rappresenta il carico interno di U1 e il carico esterno che U1 deve pilotare. Quando S1 è spento, questi carichi sono collegati alla fonte di alimentazione e richiedono corrente immediatamente.

L'induttanza è la principale fonte di impedenza tra l'alimentazione elettrica e l'interruttore. Ad esempio, per una traccia di larghezza 10mil, la resistenza, la capacità e l'induttanza sono approssimativamente 0,02Ω/in, 2 pF/in e 20nH/in, rispettivamente. Si tratta di dati tipici per tracce (microstrip e stripline) e fili utilizzati sulle schede PCB. Quando la frequenza è approssimativamente superiore a 100 kHz, la reattività induttiva jΩl è l'impedenza principale.

Pertanto, l'aumento di C1 ha due effetti. Uno è che ridurrà l'induttanza di guida tra l'alimentazione elettrica e il chip durante la commutazione. Ciò proteggerà V1 (ovvero da Vcc a U1) dalla diminuzione al di sotto della tensione richiesta per il corretto funzionamento del circuito. Inoltre, può ridurre l'area del ciclo in cui scorre corrente ad alta frequenza e l'EMI corrispondente.

Pertanto, il mantenimento V1, ma quanto alto ha bisogno per mantenere V1? Questo problema è principalmente focalizzato sul margine di rumore del dispositivo, come il margine di rumore minimo di tensione VNmmin, questo margine di rumore può esistere e ancora consentire il corretto funzionamento del circuito. (Questo è un po 'difficile da calcolare, perché il valore effettivo dipende dal margine di rumore del semiconduttore, che è approssimativamente proporzionale alla tensione di alimentazione.) Secondo la figura 1, il corretto funzionamento significa che devono essere soddisfa le seguenti condizioni:

VNmmin ‰¥ VPS? VZmax (1)

In questa figura, VZmax cade completamente su L3.

Anche l'attuale I deve essere considerato. Simply put, questa è la corrente richiesta dall'ingresso digitale, and the design engineer must ensure its supply. Perché è la corrente massima richiesta, Imax, l'impedenza massima Zmax tra l'alimentatore e l'interruttore non sarà superiore a:

|Zmax| ¥(VZmax/Imax) (2)

The wiring from the power supply to the chip is a 5-inch-long 16-AWG wire and a 4-inch-long, Traccia larga 20 millimetri, which will provide 100nH inductance. Ad alcune frequenze f, the inductive reactance will be greater than the tolerable Zmax. This frequency will be obtained by transforming the impedance equation of the inductor:

fmax = |Zmax|/2ÏL (3)

Sopra questa frequenza, C1 cannot provide enough voltage to meet the noise margin required by the device, e le informazioni non possono essere trasmesse con successo.

The decoupling capacitor provides "high frequency" current for the chips on the PCB board, mentre l'alimentazione fornisce corrente a "bassa frequenza". In order to determine the size of the capacitor, raccogliere prima le informazioni necessarie per calcolare fmax. At the fmax frequency, la corrente "bassa frequenza" fornita dalla fonte di alimentazione inizia a diminuire. At the same time, la corrente richiesta dal carico U1, the voltage to successfully operate these devices, e il tempo di conversione sono richiesti anche.

Per ottenere questi valori, è necessario considerare i componenti parassitari del condensatore. In poco tempo dopo la conversione, la fonte principale di alimentazione di U1 è il condensatore di disaccoppiamento e i suoi componenti parassitari-resistenza di serie equivalente (ESR) e induttanza di serie equivalente (ESL). ESL comprende due parti: induttanza del cavo e induttanza del condensatore. Il primo è ciò che i progettisti cercano di minimizzare, mentre il secondo deve essere tollerato.

To determine the size of the decoupling capacitor, determinare prima il carico capacitivo che il digitale N e U1 devono guidare. This number and the capacitive input of the next chip and the change in voltage over time determine the maximum current required. The current can be determined by the familiar formula I=C(dV/dt), here:

It is the worst change in voltage during the 0V to VPS transition. Si noti che quando si progetta la parte a tensione mista, use the correct voltage, come 3.3V/5V.

It is the rise time of the logic device U1 pulse transition. Ci sono molti modi per calcolare il tempo di salita, so use the worst-case rise time, o il tempo di salita più veloce. Now the current pulled down by the load must come from the decoupling capacitor, Quindi utilizzare la formula seguente per calcolare il valore del condensatore:

C=I/(dV/dt) (5)

Although we have now determined the value of the decoupling capacitor, il progetto non è stato ancora completato.

Disposizione del condensatore

Next, il progettista deve determinare dove posizionare il condensatore sul PCB. It needs to be placed where it can minimize the capacitance and the inductance of the traces between the chips. L'induttanza deve anche essere minimizzata senza lunghezza di traccia. When placing capacitors on the PCB, Ridurre al minimo l'induttanza piuttosto che ridurre al minimo la lunghezza della traccia consentirà una maggiore libertà di progettazione. First, il progettista deve determinare la lunghezza massima disponibile della traccia per mantenere la massima libertà di progettazione.

The process is as follows: The design engineer needs a capacitor that works from fmax (Eq. 3) to a certain maximum frequency. Determining this upper bound frequency requires understanding the ideal digital waveform output and the necessity of maintaining this shape to a certain degree. Questa è una piccola parte della progettazione di integrità del segnale.

An ideal digital circuit transmits a rectangular pulse to the next circuit. Infatti, rectangular pulses cannot be realized, ma gli impulsi trapezoidali possono essere realizzati. Check the Fourier sequence of the trapezoidal pulse and find that the trapezoidal pulse is composed of the fundamental frequency and all harmonics. Naturalmente, by adding everything together, L'impulso trapezoidale originale può essere realizzato.

But what if all the harmonics are not added together? Cosa succede se vengono aggiunte solo le prime 5 o 10 armoniche? Ci sono abbastanza armoniche per creare impulsi trapezoidali in modo che il circuito di ingresso non possa facilmente rilevare i cambiamenti? Facts have proved that in most cases, Basta aggiungere le prime 10 armoniche può rendere la forma d'onda recuperata ingannare la maggior parte dei circuiti, il che significa che la maggior parte dei circuiti non noterà cambiamenti. This determines the highest frequency that needs to be handled when designing decoupling capacitors. Un altro metodo suggerito è quello di usare f=1/tr to determine the highest frequency, dove tr è il tempo di aumento dell'impulso. At this frequency, l'energia armonica è molto piccola e rotola ad una velocità di 40dB/decade.

Ora è possibile determinare la variazione tollerabile della tensione di alimentazione nello scenario peggiore e avviare la progettazione. Per CMOS, questo numero è il precarico rumore VOH-VIH (controllare questi valori dalla scheda tecnica). I cambiamenti peggiori sono:

V = VCC(nominal)-(VOH+10%VCC) (6)

10% è il fattore di caduta dell'alimentazione elettrica.

Using equation 6 and the inductor current and voltage, determine the maximum allowable inductance L:

L=V/(dI/dt) (7)

Among them, L è l'induttanza di serie totale introdotta dai condensatori, traces, cavi e cavi di collegamento con chip, etc., dI è la variazione corrente massima, and dt is the rise time of the current.

Lunghezza traccia

Per due o più condensatori, la loro connessione parallela ai pin di ingresso di potenza del chip ha lunghezze di traccia diverse. La lunghezza effettiva della traccia determina quanto lontano può essere posizionato il condensatore. La lunghezza della traccia è direttamente correlata all'induttanza della traccia. Pertanto, la lunghezza effettiva della traccia può essere ottenuta attraverso la formula dell'induttanza parallela e la lunghezza effettiva della traccia IE è:

IE=(I1I2)/(I1+I2) (8)

Tra questi, I1 e I2 sono le lunghezze di traccia dei condensatori paralleli. La distanza massima di ogni condensatore parallelo dal pin VCC è IE.

Una volta selezionato il condensatore e posizionato sul PCB, it is necessary to check where the capacitance and parasitic inductance will appear. The resonance frequency can be obtained by the following formula:

f=1/2Ï=ψš-LC (9)

Dove L=IE SL + LTRACE.

Above this frequency, the capacitor quickly becomes an inductance. If the resonance frequency occurs at a frequency much lower than 10 * fpulse, controllare la progettazione per prendere misure di compromesso.

Utilizzare condensatori multipli di disaccoppiamento

If N capacitors with the same capacitance value are used, l'ESL e ESR totali saranno ridotti a 1/N (Figure 2). Questo è un caso speciale quando le tracce che collegano i condensatori tra l'alimentazione e il terreno sono uguali. It is also assumed that the mutual coupling between the inductors is small. La curva di impedenza dei condensatori N con lo stesso valore di capacità è vicina alla curva di un singolo condensatore.

Se si utilizzano condensatori N con valori di capacità diversi, ESR e ESL saranno ridotti, ma un picco di risonanza sarà introdotto nella curva di impedenza e porterà gravi conseguenze progettuali (Figura 3). Anche qui, si presume che le lunghezze di traccia siano le stesse.

Use PCB

Don't forget the PCB. Ignorando i numerosi vantaggi che offre quasi gratuitamente aumenterà i costi di progettazione e aggiungerà componenti aggiuntivi. Questi componenti aggiuntivi occuperanno spazio aggiuntivo, reduce overall reliability and possibly increase EMI.

L'equazione 10 fornisce la formula di impedenza per un insieme di piani di potenza paralleli. This is just the impedance formula of the series LRC circuit. Finché il PCB non inizia a funzionare come una linea di trasmissione, this formula is useful. In altre parole, if l<λ/20, allora è utile. Where l is the maximum size of the PCB (diagonal), e Î" è la lunghezza d'onda relativa alla frequenza più alta.

Fino a questo punto, the PCB impedance is almost capacitive and can provide all the required current above the cut-off frequency of the coupling capacitor. Because the ESR is very small and the parasitic inductance is also very small, the PCB will exhibit very low impedance in a relatively wide frequency range.

If the PCB has two adjacent power and ground planes, then it has good internal capacitance in the design. The calculation formula for parallel plane capacitance can be used to determine the capacitance of the PCB:

C(pF)=ε(A/d)=0.225(εr /d)A (11)

The last part of the above formula is valid when measured in inches. Among them, ε = ε0εr, ε0 is the dielectric constant of air, which is 8.85 pF/m, and er is the relative dielectric constant of the medium between the capacitor plates. Per materiali FR4, er is equal to 4.5. A is the area between the capacitor plates, and d is the distance between the plates.

Infatti, non c'è limite di frequenza superiore per la capacità del PCB di immettere corrente al pin VCC. PCB design is a complicated subject, and there are many available media to increase the upper limit frequency. For FR4 materials, la gamma di frequenze limite superiore è molto alta, exceeding 2 GHz, which makes most automotive PCB circuits look like the upper limit frequency is unlimited. In fact, the upper limit frequency is determined by the maximum size l and the minimum wavelength λ of the PCB.

Unfortunately, the total capacitance of the PCB is very small in automatic design. When FR4 is used as the dielectric, la distanza della scheda è di 20 mil, and there are fixed power and ground plane capacitances, la capacità del PCB è solitamente di circa 53 pF/square inch. A 4-layer FR4 PCB will have a certain range of dielectric thickness. This change can come from process changes, lo spessore richiesto dell'intera tavola, the required elasticity or hardness, the copper thickness (which affects the dielectric thickness), and the breakdown voltage requirements. Senza requisiti particolari, the PCB dielectric thickness varies from 0.5 a 0.8mm.

La qualità dei condensatori PCB è solitamente molto buona, perché c'è pochissima induttanza. Come accennato in precedenza, l'induttanza è la causa principale della degradazione del condensatore con frequenza.

La piccola dimensione del condensatore è un fattore degno di nota. The capacitance value that can effectively supply current on the PCB generally exceeds 500 pF/square inch. It is impossible to obtain this value on the FR4 board, quindi sono richiesti materiali e design speciali del PCB.

Vantaggi EMC

Oltre all'integrità del segnale ottenuta da un sistema di distribuzione dell'energia ben progettato, PCBs will also bring lower EMI. Come accennato in precedenza, this is mainly due to the reduced loop area. Questo si manifesta in due modi. First, La legge di Faraday afferma che l'area del ciclo A porterà tensione al circuito attraverso la corrente che scorre attraverso altri circuiti.

VINDUCED(V)=[(?AN/2Ïd)(dI/dt)cos(θ) (12)

Similarly, nei circuiti digitali, the simplified expression of the electromagnetic field caused by the current loop shows that the smaller loop has lower radiation:

E(V/m)=26310-16[f2A(I/r)] (13)

Efficacia in termini di costi

Un sistema di distribuzione dell'energia ben progettato può risparmiare sui costi. L'equazione 14 fornisce una semplice relazione tra riduzione del dispositivo e riduzione dei costi.

So far, La discussione ruotava intorno a fornire corrente al chip. But the designer may wish to limit the current flowing to the chip. Ricorda, a chip can work well as long as it has a current lower than the upper limit frequency (10 * fmax), o 1/Ïtr. Il progettista non può toccare nessuna corrente a quelle frequenze. But beyond a certain upper frequency, il chip può funzionare bene senza corrente. In addition, perché queste correnti possono generare IME, they can be suppressed, riducendo così l'IME.

Quanto sopra è un'introduzione alla guida di progettazione di disaccoppiamento dell'alimentazione PCB. Ipcb è fornito anche ai produttori di PCB e alla tecnologia di produzione PCB.