Technologie PCB - Conception PCB architecture de gestion de l'alimentation CPLD

À mesure que les conceptions de cartes deviennent plus complexes, elles commencent à repousser les limites des performances des architectures matérielles / de gestion de l'alimentation existantes. Il existe actuellement quatre architectures de gestion de cartes les plus couramment utilisées. Bien que tous puissent être utilisés pour soutenir ces conceptions complexes, ils nécessitent plus ou moins de concessions ou de compromis en termes d'évolutivité de conception, de charge de travail ou de coût.

Récemment, une cinquième architecture de gestion de carte a vu le jour, qui peut offrir les performances, la sécurité et la flexibilité les plus élevées actuellement disponibles, tout en réduisant considérablement la charge de travail de conception et les coûts de construction. Cet article traitera de cette nouvelle architecture, en mettant l'accent sur les fonctionnalités de gestion de l'alimentation qu'elle offre.

Aperçu

Nous divisons généralement la carte en deux modules fonctionnels (Figure 1): la gestion de la charge (payload Management) et la gestion du matériel (Hardware Management). Pour la plupart des cartes, les fonctions de charge représentent 80 à 90% de la zone totale du PCB (couche de données / contrôle et / ou processeur). Les 10 à 20% restants sont des éléments de gestion du matériel qui sont utilisés pour effectuer la surveillance / le contrôle au niveau matériel ou la gestion interne.

Jusqu'à récemment, une toute nouvelle architecture décentralisée est apparue, qui est beaucoup plus évolutive que les autres et peut être implémentée à moindre coût de Bom. Pour faciliter la compréhension des avantages des architectures distribuées, nous avons d'abord discuté de la façon de construire des fonctions de gestion de l'alimentation pour les quatre architectures de gestion du matériel les plus couramment utilisées (figures 2 à 5), puis nous avons exploré plus en détail les architectures distribuées.

Comparaison des architectures de gestion de l'alimentation basées sur le PLD de contrôle

Basé sur la gestion de l'alimentation et de l'entretien CPLD, dans cette architecture, les fonctions de gestion de l'alimentation sont ajoutées au PLD de contrôle intégré (CPLD). Le CPLD surveille la puissance d'entrée et le signal "Power good" de chaque convertisseur DC - DC. Utilisez CPLD pour implémenter un algorithme de synchronisation qui génère un signal "enable" pour alimenter le circuit de charge et éviter les dommages ou les erreurs logiques. Le CPLD peut également générer des signaux logiques tels que les signaux Reset (Reset) et Power good (POWER GOOD) pour s'assurer que les composants de charge peuvent commencer à fonctionner lorsque l'alimentation est allumée ou cesser de fonctionner lorsque l'alimentation est éteinte. Il est également responsable de la génération de séquences pour désactiver l'alimentation en toute sécurité en cas de panne d'alimentation ou de détection d'une panne. PLD prend facilement en charge les solutions orientées événements et peut fournir des réponses individuelles à différentes combinaisons de pannes.

Un système de gestion du matériel basé sur CPLD peut réaliser des fonctions de gestion de l'alimentation et d'entretien ménager

Pour ce type de conception, toutes les séquences d'alimentation, les fonctions de protection et de contrôle sont implémentées avec CPLD, généralement écrit en VHDL ou verilog.

Avantages:

â ª faible coût

L'architecture intuitive facilite l'adaptation de la logique temporelle des CPLD aux nouvelles applications

â ª utiliser un environnement de conception (verilog couramment utilisé) pour mettre en œuvre le design

L'Architecture orientée événements peut répondre différemment à une variété de défaillances de manière flexible

Inconvénients:

Étant donné que chaque alimentation nécessite 2 canaux de signal, les conceptions plus grandes et plus complexes commencent à faire face à plus de ports d'E / s CPLD et à la congestion de la carte.

Une bonne détection de l'alimentation est inexacte (taux d'erreur de 8 à 20% en général) et il existe une tendance à ne pas surveiller la tension d'alimentation, ce qui entraîne une fiabilité réduite.

Ajout d'une fonction de mesure automatique (surveillance de la tension d'alimentation réelle au lieu d'un signal power good), il est nécessaire d'ajouter un convertisseur A / N, ce qui augmente le coût et la complexité de la carte.

Un ingénieur au niveau de la carte (expérimenté dans les circuits numériques) est nécessaire pour construire les fonctionnalités requises. Dans de nombreux cas, ce type d'Ingénieur n'est pas un expert en alimentation

Configuration de la gestion de l'alimentation avec power management IC, gestion interne avec CPLD

Dans cette architecture fonctionnellement séparée, le ci de gestion de l'alimentation est chargé de surveiller et de séquencer les convertisseurs DC - DC de la carte. Comme l'IC de gestion de l'alimentation peut surveiller directement la tension de l'alimentation, il peut également effectuer des fonctions de réglage fin et de marginalisation. CPLD utilise le bon état d'alimentation de l'alimentation pour générer les signaux de contrôle, d'état et d'entretien nécessaires.

Ces conceptions utilisent généralement un outil de configuration basé sur une interface graphique pour définir les fonctionnalités de gestion de l'alimentation IC, tandis que la logique CPLD utilise VHDL ou verilog pour les définir.

Avantages:

ª réduire le nombre d'E / s CPLD, car la fonction "enable" peut être effectuée par le circuit intégré de gestion de l'alimentation

Plus d'espace sur la carte pour une mise en page plus simplifiée et moins de couches PCB

Grâce à la surveillance directe de la tension d'alimentation, power management IC peut obtenir des informations plus précises sur la santé globale du système et améliorer la stabilité du système.

Inconvénients:

La gestion de l'alimentation IC augmente les coûts de Bom, en particulier lorsque plusieurs composants sont nécessaires

L'architecture peut fournir une réponse orientée événement, mais augmente la complexité de la conception si plus de deux ci de gestion de l'alimentation sont déployés

L'ajustement de la séquence pour des conceptions plus complexes deviendra plus difficile, en particulier lors de la Division des fonctions de plusieurs circuits intégrés de gestion de l'alimentation

Plusieurs ingénieurs peuvent être nécessaires car le processus de conception doit utiliser plusieurs outils (Gui + VHDL / verilog), ce qui augmente les risques de conception.

Utilisez CPLD pour la gestion interne et pmbus pour la gestion de l'alimentation basée sur le MCU. Cette architecture utilise un microcontrôleur (MCU) pour contrôler la séquence de puissance des points de charge contrôlés numériquement (dpol). Le MCU utilise un bus de gestion de l'alimentation (pmbus) pour gérer dpol pmbus est un Protocole de communication bifilaire basé sur un bus I2C. Le CPLD est responsable des fonctions d'entretien à bord et contrôle tout convertisseur DC - DC de point de charge via l'interface de contrôle analogique (apol). Pour simplifier la conception du logiciel, la plupart des conceptions de gestion de l'alimentation basées sur le MCU utilisent un schéma de séries chronologiques.

La gestion de l'alimentation basée sur un logiciel présente un autre inconvénient potentiel, qui est la nécessité d'un temps de réponse aux pannes plus long (typiquement de 10 à 15 millisecondes, contre des microsecondes pour les CPLD). Pour certaines défaillances nécessitant des temps de réponse plus rapides (ou des séquences orientées événements), un CPLD peut être ajouté comme deuxième protection.

La mise en œuvre de la gestion de l'alimentation basée sur un logiciel nécessite VHDL ou verilog pour le logiciel MCU et la conception CPLD.

Avantages:

Conception très facile à ajuster (uniquement pour les séries basées sur le temps)

La richesse des outils de développement logiciel rend la mise en service des solutions basées sur le MCU plus rapide et plus pratique.

â ª mise à niveau du firmware pour changer rapidement de conception

Simplify PCB design le câblage autour de dpol est encore plus superflu

Inconvénients:

Des coûts Bom plus chers

⪠il est difficile d'adapter la conception aux exigences de la séquence axée sur les événements

ª nécessite plusieurs outils de conception (logiciel verilog / vvhdl +)

Résumé

À mesure que la complexité de la conception des systèmes de niveau PCB augmente, les systèmes de gestion du matériel représentent une part croissante de la charge de travail de conception et des coûts de Bom. L'utilisation des alimentations CPLD et Pol pour tout ou partie des fonctions de gestion peut atténuer les difficultés causées par les tendances ci - dessus, mais le coût est devenu un obstacle à ce stade. Maintenant qu'une architecture de gestion matérielle distribuée est disponible, les CPLD peuvent être connectés à des composants de détection à faible coût via une liaison série à 3 fils. En plus de réduire la complexité de conception, les exigences d'espace PCB et les coûts de Bom, cette architecture peut être construite à l'aide d'outils de divers ingénieurs analogiques et numériques.