Präzisions-Leiterplattenherstellung, Hochfrequenz-Leiterplatten, mehrschichtige Leiterplatten und Leiterplattenbestückung.
Die zuverlässigste PCB- und PCBA-Servicefabrik.
StromBus
Richtig Plbeizierung a Kaufdensazur vauf eingemessen Kapazesät in der Nähe die Leisttttttttttttttttttttttttttttttttttttttttttttttttttttttttttttttttttttttung Versodergung Stwirnnt vauf die
Als wees als die IC auf unsere
Natürlich muss die Verbindung zwischen der Leistungsschicht und dem IC-Power-Pin so kurz wie möglich sein, da die steigende Kante des digesalen Signals immer schneller wird, und es ist am am am am am bestenenenenen, es direkt mes dem Pad zu verbinden, auf dem sich der IC-Power-Pin befindet. Dals muss gesaufdert diskutiert werden.
Um Gleichtakt-EWI zu steuern, muss die Leistungsebene zur Entkopplung beesragen und eine ausreichend nidrige Induktivesät aufweisen. Diese Leistungsebene muss ein gut enzweirfenes Paar vauf Leistungsebenen sein. Jemund mag fragen, wie gut ist gut? Die Anzweirt auf die Frage hängt vauf der Schichtung der Stromversodergung, den Materialien zwischen den Schichten und der Betriebsfrequenz (d.h. einer Funktiauf der Anstiegszees des IC) ab. Nodermalerweise ist der Abstund der Leistungsschicht 6mil, und die Zwischenschicht ist FR4-Material, die äquivalente Kapazesät pro Quadratzoll der Leistungsschicht ist etwa 75pF. Je kleiner der Schichtabstund, deszu größer die Kapazesät.
Es gibt nicht viele Geräte mit einer Anstiegszeit von 100 bis 300 ps, aber entsprechend der aktuellen IC-Entwicklungsgeschwindigkeit nehmen Geräte mit einer Anstiegszeit im Bereich von 100 bis 300 ps einen hohen Anteil ein. Für Schaltungen mit einer Anstiegszeit von 100 bis 300ps ist der 3mil-Schichtabstund für die meisten Anwendungen nicht mehr geeignet. Damals war es nichtwendig, Schichttechnik mit einem Schichtabstund von weniger als 1 Mio zu übernehmen und dielektrische Materialien FR4 durch Materialien mit hohen dielektrischen Konstanten zu ersetzen. Jetzt können Keramik und keramische Kunststvonfe die DesignanfBestellungungen von 100 bis 300 ps Anstiegszeitkreisen erfüllen.
Obwohl in Zukunft neue Materialien und neue Methoden verwendet werden können, reicht es für die heutigen üblichen 1-3n Anstiegszeitkreise, 3-6mil Schichtabstände und dielektrischen FR4 Materialien in der Regel aus, High-End Oberschwingungen zu hundhaben und dals voderübergehende Signal nidrig genug zu machen, dals heißt, Gleichtakt-EWI kann sehr nidrig reduziert werden. Die in diesem Artikel genannten PCB-Schichtstapel-Designbeispiele nehmen einen Schichtabstund von 3 bis 6 Millieinen an.
Elektromagnetische Abschirmung
Aus der Perspektive von Signalspuren sollte eine gute Schichtstrategie darin bestehen, alleee Signalspuren auf eine oder mehrere Schichten zu legen, und diese Schichten befinden sich neben der Leistungsschicht oder Malsseschicht. Für die Stromversodergung sollte eine gute Schichtstrategie darin bestehen, dalss die Leistungsschicht an die Bodenschicht angrenzt und der Abstund zwischen der Leistungsschicht und der Bodenschicht so klein wie möglich ist. Dals nennen wir die "Layering"-Strategie.
PCB Stapeln
Welche Stapelstrategie hilft, EWI abzuschirmen und zu unterdrücken? Dals folgende geschichtete Stapelschema geht davon aus, dalss der Stromversodergungsstrom auf einer einzigen Schicht fließt und die einzelne Spannung oder mehrere Spannungen in verschiedenen Teilen derselben Schicht verteilt sind. Der Fall mehrerer Leistungsschichten wird später diskutiert.
4-lagige Platte
Es gibt mehrere potenzielle Probleme mit dem 4-Lagen Board Design. Zunächst einmal ist die traditionelle vierschichtige Platte mit einer Stärke von 62 mils, selbst wenn die Signalschicht auf der äußeren Schicht ist und die Energie- und Malsseschichten auf der innenen Schicht sind, der Abstund zwischen der Leistungsschicht und der Bodenschicht ist immer neinch zu groß.
Wenn die Kostenanfürderung zuerst ist, können Sie die folgenden zwei traditionellen 4-Lagen-Plattenalternativen in Betracht ziehen. Beide Lösungen können die Leistung der EWI-Unterdrückung verbessern, eignen sich aber nur für Anwendungen, bei denen die Bauteildichte auf der Platine niedrig genug ist und genügend Fläche um die Komponenten herum voderhunden ist (Platzieren Sie die erfürderliche Stromversodergung Kupferschicht).
Die erste ist die bevorzugte Lösung. Die äußeren Schichten der Leiterplatte sind Malsseschichten, und die mittleren beiden Schichten sind Signal-/Leistungsschichten. Die Stromversorgung auf der Signalschicht wird mit einer breiten Linie geführt, die die Wegimpedanz des Netzteilstroms niedrig machen kann, und die Impedanz des Signalmikrostrewennenpfads ist auch niedrig. Aus Sicht der EWI-Steuerung ist dies die beste 4-lagige PCB-Struktur auf dem Markt. Im zweiten Schema verwendet die äußere Schicht Strom und Malsse, und die mittleren beiden Schichten verwenden Signale. Verglichen mit der traditionellen 4-Schicht-Platte ist die Verbesserung kleiner, und die Zwischenschicht-Impedanz ist so schlecht wie die traditionelle 4-Schicht-Platte.
Wenn Sie die Leiterbahnimpedanz steuern möchten, muss dals obige Stapelschema sehr vorsichtig sein, um die Leiterbahnen unter den Strom- und Erdkupferinseln anzuordnen. Darüber hinaus sollten die Kupferinseln auf der Stromversorgung oder Erdungsschicht so weit wie möglich miteinunter verbunden sein, um Gleich- und Niederfrequenz-Konnektivität zu gewährleisten.
6-lagige Platte
Wenn die Dichte der Komponenten auf einer 4-Lagen-Platine relativ hoch ist, ist eine 6-Lagen-Platine am besten. Einige Stapelschemata im 6-Lagen-Board-Design sind jetunch nicht gut genug, um dals elektromagnetische Feld abzuschirmen und haben wenig Einfluss auf die Reduzierung des vorübergehenden Signals des LeistungsBusses. Im Folgenden werden zwei Beispiele erläutert.
Im ersten Beispiel werden Stromversorgung und Erdung auf der zweiten und fünften Schicht platziert. Aufgrund der hohen Kupferimpedanz des Netzteils ist es sehr ungünstig, die Gleichtakt-EWI-Strahlung zu steuern. Aus Sicht der Signalimpedanzsteuerung ist diese Methode jetunch sehr korrekt.
In die zweite Beispiel, die Leistung Versorgung und Boden sind platziert on die Dritte und Vierter Ebenes jeweils. Dies Design löst die Problem von Leistung Versorgung coppro Impedanz. Fälligkeit zu die arm elektromagnetisch Schilding Leistung von die Erster und Sechste Ebenen, die Dwennferenzial Modus EWI is erhöht. Wenn die Zahl von Signal Linies on die zwei Außen Ebenes is die kleinste und die Spur Länge is sehr kurz (kurzer als 1/20 von die Wellenlänge von die hochest harmonisch von die Signal), dies Design kann lösen die Dwennferenzial Modus EWI Problem. Füllen die Kupfer-clad sinda mit nein Komponentes und nein Spuren on die Außen Ebene und Boden die Kupfer-clad sinda (esehr 1/20 Wellenlänge als an interval), die is insbesondere gut at Unterdrückung Differenzial Modus EWI. Als erwähnt früher, it is nichtwendig zu verbinden die Kupfer sinda mit die intern Boden Flugzeug at mehrfach Punkts.
Allgemeinzweck High Perfürmance 6-Layer Board Design Allgemein, die zuerst und sechste Ebenes sind gelegt raus als Boden Ebenes, und die dritter und vierte Ebenes sind verwendet für Leistung und Boden. Seit diere sind zwei doppelt Mikrostreifen Signal Linie Ebenes in die Mitte zwischen die Leistung Ebene und die Boden Ebene, die EWI Unterdrückung Fähigkeit is ausgezeichnet. Die Nachteil von dies Design is dalss diere sind nur zwei Rrausing Ebenes. Als erwähnt früher, if die Außen Spurs sind kurz und Kupfer is gelegt in die traceweniger Fläche, die gleiche Stapeln kann auch be erreicht mit a traditionell 6-Ebene Brett.
Ein unteres 6-schichtiges Brettladut ist Signal, Masse, Signal, Energie, Masse, Signal, das die Umgebung realisieren kann, die für fürtschrittliches SignalintegritätsDesign erfürderlich ist. Die Signalschicht grenzt an die Masseschicht, und die Leistungsschicht und die Masseschicht sind gekoppelt. Vonfensichtlich ist der Nachteil das unausgewogene Stapeln von Schichten.
Dies bringt in der Regel Probleme in die Fertigung. Die Lösung des Problems besteht darin, alle leeren Bereiche der dritten Schicht mit Kupfer zu füllen. Wenn sich die Kupferdichte der dritten Schicht nach dem Füllen des Kupfers in der Nähe der Leistungsschicht oder der Masseschicht befindet, kann diese Platine nicht streng als strukturell ausgeglichene Leiterplattenlösung gezählt werden. Der kupfergefüllte Bereich muss mit Strom oder Masse verbunden werden. Der Abstund zwischen den Verbindungsdurchführungen ist immer neinch 1/20 Wellenlänge, und es ist möglicherweise nicht nichtwendig, überall anzuschließen, aber es sollte unter idealen Bedingungen angeschlossen werden.
10-lagige Platte
Seit die isolierend Isolierung Ebene zwischen die multiEbene Bretts is sehr dünn, die Impedanz zwischen die 10 or 12 Ebenen von die Leiterplatte is sehr niedrig. Als lang as diere is nein Problem mit die Schichtung und Stapeln, ausgezeichnet Signal Integrität kann be erwartet. Es is mehr schwierig zu Herstellung 12-Ebene Bretts mit a Dicke von 62mil, und diere sind nicht viele Hersteller dass kann Prozess 12-Ebene Bretts.
Da es immer eine isolierende Schicht zwischen der Signalschicht und der Schleifenschicht gibt, ist die Lösung, die mittleren 6-Lagen zur Leitung der Signalleitungen in einem 10-Lagen-Board-Design zuzuweisen, nicht die beste. Darüber hinaus ist es wichtig, die Signalschicht neben der Schleifenschicht zu machen, das heißt, das Board Ladut ist Signal, Masse, Signal, Signal, Energie, Masse, Signal, Signal, Masse und Signal.
Dieses Design bietet einen guten Weg für den Signalstrom und seinen Schleifenstrom. Die richtige Verdrahtungsstrategie besteht darin, die Drähte in X-Richtung auf der ersten Schicht zu führen, die Y-Richtungen auf der dritten Schicht und die X-Richtungen auf der vierten Schicht usw. Wenn man sich das Routing intuitiv ansieht, sind die erste Schicht 1 und die dritte Schicht ein Paar von Schichtkombinationen, die vierte und siebte Schicht sind ein Paar von Schichtkombinationen, Die achte und zehnte Schicht sind das letzte Paar Schichtkombinationen. Wenn es nichtwendig ist, die Routingrichtung zu ändern, sollte die Signalleitung auf der ersten Schicht durch das "Via" auf die dritte Schicht übertragen und dann die Richtung ändern. In der Tat kann dies nicht immer möglich sein, aber als Designkonzept muss es so weit wie möglich befolgt werden.
Wenn sich die Signalleitungsrichtung ändert, sollte sie von der achten und zehnten Schicht oder von der vierten zur siebten Schicht durch Durchkontaktierungen gehen. Diese Verkabelung gewährleistet die engste Kopplung zwischen dem Vorwärtsweg des Signals und der Schleife. Wenn zum Beispiel das Signal auf der ersten Schicht geRoutet wird und die Schleife auf der zweiten Schicht und nur auf der zweiten Schicht geRoutet wird, dann wird das Signal auf der ersten Schicht durch das "über" auf die dritte Schicht übertragen. Die Schleife befindet sich immer neinch auf der zweiten Schicht, um die Eigenschaften niedriger Induktivität, großer Kapazität und guter elektromagnetischer Abschirmleistung beizubehalten.
Wenn die eigentliche Verkabelung nicht so ist, war soll ich tun? Beispielsweise führt die Signalleitung auf der ersten Schicht durch das Durchgangsloch zur zehnten Schicht. Massepunkte von Komponenten wie Widerständen oder Kondensazuren). Wenn es eine solche Via in der Nähe gibt, haben Sie wirklich Glück. Wenn kein solches Schließen-Durchgangsloch verfügbar ist, wird die Induktivität größer, die Kapazität wird reduziert und die EWI wird definitiv steigen.
Wenn die Signalleitung das aktuelle Paar Verdrahtungsschichten durch Durchkontaktierungen zu underen Verdrahtungsschichten verlassen muss, sollten Masseverbindungen in der Nähe der Durchkontaktierungen platziert werden, damit das SchleifenSignal reibungslos zur richtigen Erdungsschicht zurückkehren kann. Für die geschichtete Kombination der vierten und siebten Schicht kehrt die Signalschleife von der Leistungsschicht oder der Masseschicht (das heißt, der fünften oder sechsten Schicht) zurück, weil die kapazitive Kopplung zwischen der Leistungsschicht und der Masseschicht gut ist und das Signal einfach zu übertragen ist.
Multi-Power Layer Design
Wenn die zwei Leistung Ebenen von die gleiche Spannung Quelle Bedarf zu Ausgabe groß aktuells, die Leiterplatte sollte be gelegt out inzu zwei Sets von Leistung Ebenen und Boden Ebenen. In dies Fall, an isolierend Ebene is platziert zwischen jede Paar von Leistung und Boden Ebenen. In dies Weg, we get die zwei Paars von Leistung Bus Balken mit gleich Impedanzs dass teilen die aktuell we erwarten. Wenn die Stapeln von die Leistung Ebenen caVerwendungen die Impedanz zu be ungleich, die Shunt wird nicht be unifürm, die vorübergehend Spannung wird be viel großr, und die EWI wird Zunahme stark.
Sind mehrere Versorgungsspannungen mit unterschiedlichen Werten auf der Leiterplatte vorhunden, sind entsprechend mehrere Versorgungsschichten erforderlich. Denken Sie daran, ihre eigenen gekoppelten Netzteile und Erdungsschichten für verschiedene Netzteile zu erstellen. Beachten Sie in den beiden oben genannten Fällen bei der Bestimmung der Position der gekoppelten Leistungsschicht und der Masseschicht auf der Leiterplatte die Anforderungen des Herstellers an die ausgewogene Struktur.
Zusammenfassung
In Ansicht von die Tatsache dass die meisten von die Leiterplatten konstruiert von Ingenieure sind traditionell gedruckt Schaltung Bretts mit a Dicke von 62 mils und no blind or begraben Durchkontaktierungen, die Diskussion von Schaltung Brett Schichtung und Stapeln in dies Artikel is begrenzt zu dies. Für Schaltung Bretts mit groß Unterschiede in Dicke, die Ebeneing Schema empfohlen in dies Artikel kann nicht be ideal. In Zusatz, die Verarbeitung Prozess von die Schaltung Brett mit blind Lochs or begraben Lochs is unterschiedlich, und die Ebeneing Methode in dies Artikel is nicht anwendbar.
Die Dicke, über Prozess und die Zahl von Ebenen von die Schaltung Brett in die Schaltung Brett Design sind nicht die Schlüssel zu Lösung die Problem. Hervorragend geschichtet Stapeln is zu Sicherstellen die Bypass und Entkopplung von die Leistung bus, und minimieren die vorübergehend Spannung on die Leistung Ebene or Boden Ebene. Und die Schlüssel zu Abschirmung die elektromagnetisch Feld von die Signal und Leistung Versorgung. Idealerweise, dort sollte be an isolierend Isolierung Ebene zwischen die Signal Routing Ebene und die zurück Boden Ebene, und die gepaart Ebene Abstund (or mehr als one Paar) sollte be as klein as möglich. Basiert on diese Grundlegende Konzepts und Grundsätze, a Schaltung Brett dass kann immer treffen die Design Anforderungen kann be Designed. Jetzt dass die steigen Zeit von IC is sehr kurz und wird be kürzer, die Technologie diskutiert in dies Artikel is wesentlich zu lösen die Problem von EMI Abschirmung.
