Leiterplattentechnisch - Zusammenfassung des Ingenieurs: PROTEL Technologie Enzyklopädie (Zwei)

1. Parasitische Kapazität von Durchkontaktierungen

Die Via selbst hat eine parasitäre Kapazität zum Boden. Wenn bekannt ist, dass der Durchmesser des Isolationslochs auf der Bodenschicht des Durchgangs D2 ist, der Durchmesser des Durchgangs D1 ist, die Dicke der Leiterplatte T ist und die dielektrische Konstante des Leiterplattensubstrates ε ist, dann ist die parasitäre Kapazität des Durchgangs ungefähr:

C=1.41εTD1/(D2-D1)

Der Haupteffekt der parasitären Kapazität des Durchgangs auf der Schaltung besteht darin, die Anstiegszeit des Signals zu verlängern und die Geschwindigkeit der Schaltung zu verringern. Zum Beispiel für eine Leiterplatte mit einer Dicke von 50Mil, wenn ein Durchgang mit einem Innendurchmesser von 10Mil und einem Paddurchmesser von 20Mil verwendet wird, und der Abstand zwischen dem Pad und dem Boden-Kupferbereich 32Mil ist, dann können wir das Durchgang mit der obigen Formel approximieren. Die parasitäre Kapazität ist ungefähr: C=1.41x4.4x0.050x0.020/(0.032-0.020)=0.517pF, die Anstiegszeit, die durch diesen Teil der Kapazität verursacht wird, ist: 0-T1-2.2)=Z2.2.517pF. Aus diesen Werten lässt sich ablesen, dass der Effekt der Anstiegsverzögerung, die durch die parasitäre Kapazität eines einzelnen Durchgangs verursacht wird, zwar nicht offensichtlich ist, wenn das Durchgang mehrfach in der Leiterbahn zum Umschalten zwischen Schichten verwendet wird, der Designer dennoch sorgfältig überlegen sollte.

Zweitens, die parasitäre Induktivität der

Ebenso gibt es parasitäre Kapazitäten zusammen mit Vias. Bei der Konstruktion von Hochgeschwindigkeits-Digitalschaltungen ist der Schaden, der durch die parasitäre Induktivität der Vias verursacht wird, oft größer als der Einfluss der parasitären Kapazität. Seine parasitäre Reiheninduktivität schwächt den Beitrag des Bypass-Kondensators und schwächt die Filterwirkung des gesamten Stromsystems. Wir können die parasitäre Induktivität eines Via einfach mit folgender Formel berechnen:

L=5.08h[ln(4h/d)+1] wobei L sich auf die Induktivität des Durchgangs bezieht, h ist die Länge des Durchgangs und d ist der Durchmesser des Mittellochs. Aus der Formel ist ersichtlich, dass der Durchmesser des Durchgangs einen geringen Einfluss auf die Induktivität hat und die Länge des Durchgangs den größten Einfluss auf die Induktivität hat. Anhand des obigen Beispiels kann die Induktivität des Durchgangs berechnet werden wie: L=5.08x0.050[ln(4x0.050/0.010)+1]=1.015nH. Wenn die Anstiegszeit des Signals 1ns ist, dann ist seine äquivalente Impedanz: XL=πL/T10-90=3.19Ω. Eine solche Impedanz kann nicht mehr ignoriert werden, wenn Hochfrequenzströme passieren. Besonderes Augenmerk sollte darauf gelegt werden, dass der Bypass-Kondensator beim Verbinden der Leistungsebene und der Masseebene zwei Durchgänge durchlaufen muss, damit die parasitäre Induktivität der Durchgänge exponentiell zunimmt.

3. Über Design in Hochgeschwindigkeits-PCB

Durch die obige Analyse der parasitären Eigenschaften von Durchkontaktierungen können wir sehen, dass scheinbar einfache Durchkontaktierungen im Hochgeschwindigkeits-PCB-Design oft große negative Auswirkungen auf das Schaltungsdesign haben. Um die negativen Auswirkungen, die durch die parasitären Effekte der Vias verursacht werden, zu reduzieren, kann im Design Folgendes getan werden:

1. In Anbetracht der Kosten und Signalqualität, wählen Sie eine angemessene Größe über Größe. (z.B. für Etagen 6-10)

Für Speichermodul-PCB-Design ist es besser, 10/20Mil (gebohrt/pad) Durchgänge zu verwenden. Bei einigen Leiterplatten mit hoher Dichte können Sie auch 8/18Mil-Durchgänge verwenden. Unter aktuellen technischen Bedingungen ist es schwierig, kleinere Durchkontaktierungen zu verwenden. Bei Strom- oder Masseverbindungen können Sie erwägen, eine größere Größe zu verwenden, um die Impedanz zu reduzieren.

2. Die beiden oben beschriebenen Formeln können geschlossen werden, dass die Verwendung einer dünneren Leiterplatte vorteilhaft ist, um die beiden parasitären Parameter der Vias zu reduzieren

3. Versuchen Sie, die Schichten der Signalspuren auf der Leiterplatte nicht zu ändern, das heißt, versuchen Sie, keine unnötigen Durchkontaktierungen zu verwenden.

4. Die Pins der Stromversorgung und des Bodens sollten in der Nähe gestanzt werden, und die Leitung zwischen den Vias und den Pins sollte so kurz wie möglich sein, weil sie

Führt zu einer Erhöhung der Induktivität. Gleichzeitig sollten die Strom- und Masseleitungen so dick wie möglich sein, um die Impedanz zu reduzieren.

5. Platzieren Sie einige geerdete Durchkontaktierungen in der Nähe der Durchkontaktierungen der Signalschicht, um die nächste Schleife für das Signal bereitzustellen. Es ist sogar möglich, eine große Anzahl redundanter Masseverbindungen auf der Leiterplatte zu platzieren. Natürlich muss das Design flexibel sein. Das zuvor besprochene Via-Modell ist der Fall, wenn es Pads auf jeder Schicht gibt. Manchmal können wir die Pads einiger Schichten reduzieren oder sogar entfernen. Besonders wenn die Dichte der Durchkontaktierungen sehr hoch ist, kann dies zur Bildung einer Bruchnut führen, die die Schleife in der Kupferschicht trennt. Um dieses Problem zu lösen, können wir neben der Verschiebung der Position des Durchgangs auch erwägen, das Durchgangs auf der Kupferschicht zu platzieren. Die Padgröße wird reduziert.

Frage: Warum können die aus der WORD-Datei kopierten Symbole nicht normal in PROTEL angezeigt werden?

Antwort: Sind Sie in der SCH-Umgebung oder in der PCB-Umgebung? Es gibt einige Sonderzeichen, die in der PCB-Umgebung nicht angezeigt werden können, da die Wörter zu diesem Zeitpunkt reserviert sind.

Frage: Der Netzname ist derselbe wie der Portname, kann er in PCB angeschlossen werden?

Antwort: Ja, PROTEL kann Netzwerke auf verschiedene Arten generieren. Wenn Sie Port-Port im hierarchischen Diagramm verwenden, kann jedes Schaltdiagramm denselben NET-Namen verwenden, und sie werden nicht verbunden, weil der Netzwerkname derselbe ist. Aber bitte verwenden Sie nicht den Stromanschluss, da dieser global ist.

Frage: Warum wird die Pad-Eigenschaft geändert, wenn ich die PADS-Datei in PROTEL99SE importiere?

Fu: Das liegt meist an den Unterschieden zwischen den beiden Software und jeder Version, meist nur an einer manuellen Anpassung.

Frage: Darf ich Yang Daxia fragen: Warum kann ich die Eigenschaften in Protel nicht ändern, nachdem ich das Schaltplan der Leistungslogik durch Software in Protel umgewandelt habe? Wenn ich es modifiziere, ist es entweder unrealistisch oder voller Anzeigeeigenschaften? Danke!

Komplex: Wenn alle angezeigt werden, können Sie eine globale Bearbeitung vornehmen und nur das gewünschte Teil anzeigen.

Frage: Was sind die Prinzipien des Kupferpflasters?

Komplex: Kupfer sollte in der Regel mit mehr als dem 2-fachen Sicherheitsabstand verlegt werden. Das ist das allgemeine Wissen von LAYOUT." d: W4 k: b# W* G5 i) E

Frage: Gibt es Verbesserungen beim automatischen Layout von Potel DXP? Kann er beim Import des Pakets automatisch nach dem Layout des Schaltplans angeordnet werden? # b" _1 n3 q7 J- V( Q8 N: w

Re: PCB-Layout und Schaltplan-Layout sind nicht unbedingt inhärent miteinander verbunden. Daher ordnet Potel DXP das Layout während des automatischen Layouts nicht automatisch nach dem schematischen Layout an. (Die gemäß dem Unterdiagramm festgelegten Komponentenklassen können helfen, das PCB-Layout entsprechend dem schematischen Diagramm anzuschließen).

Frage: Wo kann ich die Daten für die Signalintegritätsanalyse kaufen?

Re: Protel Software ist mit einem detaillierten Handbuch zur Analyse der Signalintegrität ausgestattet.

Frage: Warum ist das Kupfer gepflastert? Wie groß ist die Akte? Gibt es eine Möglichkeit?

Komplex: Die Menge der verkupferten Daten ist verständlich. Aber wenn es zu groß ist, können Ihre Einstellungen unwissenschaftlich sein.

0 B'f% H% `6 h

F: Gibt es eine Möglichkeit, die grafischen Symbole des Schaltplans zoombar zu machen?

Re: No.

Frage: PROTEL-Simulation kann zur prinzipiellen Demonstration verwendet werden, und gute Ergebnisse können erzielt werden, wenn es ein detailliertes Modell gibt

Komplex: PROTEL Simulation ist voll kompatibel mit Spice Modellen. Kostenlose Spice-Modelle können von Geräteherstellern zur Simulation bezogen werden. PROTEL bietet auch Modellierungsmethoden an, verfügt über professionelles Simulationswissen und kann effektive Modelle erstellen.

Frage: Wie füge ich chinesische Schriftzeichen in 99SE hinzu, wenn es scheint, dass nach der Sinizisierung viele Dinge fehlen! 3-28 14:17:0 Aber es fehlen viele Funktionen!

Fu: Es kann sein, dass die chinesische Version falsch ist.

Frage: Wie macht man ein Pad mit einem Loch von 2*4MM und einem Außendurchmesser von 6MM?

Komplex: Markieren Sie die quadratische Lochgröße auf der mechanischen Schicht. Kommunizieren Sie spezifische Anforderungen mit dem Plattenhersteller.

Frage: Ich weiß, aber wie man Strom und Masse mit der inneren Schicht verbindet. Es gibt keine Netzwerktabelle, wenn es eine Netzwerktabelle gibt, gibt es kein Problem 4 X* ^! S. c/ {

Komplex: Verwenden Sie die von-zu-Klasse, um Netzwerkverbindungen zu generieren

Frage: Ich möchte fragen, wie man das ovale Pad in 99se macht? Die Methode zum Platzieren von kontinuierlichen Pads ist nicht ratsam, und die Leiterplattenhersteller sind nicht zufrieden. Kann ich dieses Einstellungselement in der nächsten Version hinzufügen?

Komplex: Beim Erstellen von Bibliothekskomponenten können Sie Nicht-Pad-Pixel verwenden, um die gewünschte Pad-Form zu bilden. Stellen Sie sicher, dass es während des PCB-Designs dieselben Netzwerkattribute hat. Wir können Protel beraten.

Frage: Wie bekomme ich die vorherige Prinzipbibliothek und PCB-Bibliothek kostenlos?

Antwort: Dann können Sie es von WWW.PROTEL herunterladen. KOM

Frage: Ich habe gerade erwähnt, wie man hohle (nicht kupferplattierte) Texte auf kupferplattierte Texte schreibt. Der Sachverständige antwortete, dass es zuerst geschrieben wurde, dann die kupferplattierte und dann die Worte gestrichen wurden. Ich versuchte es jedoch, und nachdem ich die Wörter gelöscht hatte, waren die Worte nicht leer. Ist mit Kupfer bedeckt, darf ich die Experten fragen, wenn sie sich irren, können Sie es versuchen?

Re: Das Wort muss die von PROTEL99SE bereitgestellte Methode zum Platzieren von Chinesisch verwenden und dann das chinesische (englische) Wort von der Komponente entfernen, (weil es eine Komponente ist), den Sicherheitsspalt auf 1MIL setzen, dann das Kupfer gießen und dann das Kupfer bewegen. Das Programm fragt, ob das Kupfer wieder abgedeckt wird und antwortet NEIN.

Frage: Wie lautet beim Zeichnen eines Schaltplans die Stiftreihenfolge der Bauteile?

Komplex: Beim Aufbau einer Schaltplanbibliothek gibt es eine leistungsfähige Prüffunktion, die Seriennummern, Duplikate, Auslassungen usw. überprüfen kann. Sie können auch die Array-Layout-Funktion verwenden, um regelmäßige Pins auf einmal zu platzieren.

Frage: Nachdem protel99se6 automatisch verdrahtet wurde, gibt es in der Nähe der Stifte des integrierten Blocks eine unordentliche Verdrahtung, wie Grate, und manchmal sogar dreieckige Verdrahtung, die viel manuelle Korrektur erfordert. Wie kann man dieses Problem vermeiden?

Komplex: Setzen Sie das Bauteilgitter vernünftig ein und optimieren Sie das Routing erneut.

Frage: Ich habe PROTEL benutzt, um ein Bild zu zeichnen, und nach wiederholten Revisionen stellte sich heraus, dass die Dateigröße sehr groß (geschwollen) war und dass sie nach dem Exportieren und Importieren viel kleiner war. Warum?? Gibt es andere Möglichkeiten, die Datei abzubauen?

Fu: Eigentlich war damals der Kupferpflaster von PROTEL durch die Zusammensetzung der Linien verursacht worden. Aus Gründen des geistigen Eigentums konnte die Funktion "Bewässerung" in PADS nicht verwendet werden, aber sie hat ihren Vorteil, dass sie das "tote Kupfer" automatisch löschen kann. Da die Datei groß ist, können Sie sie mit WINZIP komprimieren und sie wird sehr klein sein. Hat keinen Einfluss auf Ihre Dateilieferung.

Frage: Entschuldigung: Wie kann man auf dem gleichen Draht verschiedene Teile davon unterschiedlich breit machen und durchgehend und schön aussehen lassen? Danke!

Re: Can't be done automatically, you can use editing skills to achieve it.

Liaohm fragte: Wie teilt man einen Kreisbogen in mehrere gleiche Teile?

Fanglin163 antwortete: Verwenden Sie konventionelles geometrisches Wissen. EDA ist nur ein Werkzeug.

Frage: Die HDL, die in Protel verwendet wird, ist gewöhnlicher VHDL

Komplex: Protel PLD ist es nicht, Protel FPGA ist es.

Frage: Nachdem die Tränentropfen gefüllt sind, wird das Kupfer gelegt. Manchmal sind die Gitter unvollständig. Was soll ich tun?

Fu: Das liegt daran, dass man beim Befüllen von Tränentropfen eine thermische Isolationszone einrichtet. Sie müssen nur auf den Sicherheitsabstand und die thermische Isolationszone achten. Es kann auch repariert werden.

F: Ist es möglich, asymmetrische Pads herzustellen? Beim Ziehen der Verkabelung behalten die verbundenen Leitungen den ursprünglichen Winkel und ziehen zusammen?

Komplex: Asymmetrische Pads können hergestellt werden. Beim Ziehen der Verkabelung können die verbundenen Leitungen nicht im ursprünglichen Winkel zusammengezogen werden.

Frage: Wird Protel am Ende des Tages den gleichen Effekt wie High-End EDA-Software erzielen?

Komplex: Das hängt vom Design ab.

Frage: Kann der automatische Verdrahtungseffekt von Protel DXP das Niveau des originalen ACCEL erreichen?

Re: There is nothing gorer than the past.

F: Protels pld-Funktion scheint die beliebte HDL-Sprache nicht zu unterstützen?

Re: Die von Protel PLD verwendete Cupl-Sprache ist auch eine HDL-Sprache. Die nächste Version kann direkt in VHDL Sprache eingegeben werden.

F: Was sind die Hardwareanforderungen für die 3D-Funktion in der Leiterplatte?

Komplex: OpenGL.1 muss unterstützt werden

Frage: Wie kann man die Verkabelung einer physischen Hartplatte schnell und intakt in den Computer stecken?

Re: Der schnellste Weg ist zu scannen, dann verwenden Sie das BMP2PCB-Programm, um in eine Filmdatei zu konvertieren, und dann zu modifizieren, aber Ihre PCB-Genauigkeit muss über 0.2MM sein. Das BMP2PCB-Programm kann auf 21IC heruntergeladen werden, Ihre Leiterplatte muss sehr hell mit Schleifpapier sein, um erfolgreich zu sein.

Frage: Wie definiert man den Netzwerknamen für einen Schaltungskontakt, wenn man die Leiterplatte direkt zeichnet?

Re: im Dialogfeld Netzbearbeitung festlegen. )

Frage: Wie man die Blendenanzeige oder das Symbol in den gemachten Daten wie Allego markiert

Komplex: Es gibt Optionen in der Ausgabe, die Bohrstatistiken und verschiedene Blendensymbole generieren können.

Frage: Die Verriegelungsfunktion der automatischen Verdrahtung ist nicht einfach zu bedienen, und einige Systeme werden neu verteilt. Ich weiß nicht, was los ist?

Re: Die neueste Version hat keine solchen Probleme.

Frage: Wie kann man den gesamten Flip mehrerer Originalgeräte realisieren?

Duplizieren: Wählen Sie die Komponente aus, die Sie gleichzeitig spiegeln möchten.

Frage: Die p 99 Version, die ich verwende, stürzt ab, nachdem chinesische Schriftzeichen hinzugefügt wurden. Was ist der Grund?

Re: It should be caused by version D.

Frage: Wie öffnet man die Datei powpcb mit PROTEL?

Re: Erstellen Sie zuerst eine neue PCB-Datei und verwenden Sie dann die Importfunktion, um sie zu erreichen.

Frage: So importieren Sie GERBER-Datei aus PROTEL99

Re: Protel PCB kann nur seinen eigenen Gerber importieren, während Protels CAM Gerber in anderen Formaten importieren kann.

Frage: Wie man die dünnen Linien der Leiterplatten-Spuren teilweise in dicke Linien ändert

Re: Double-click to modifite of global editing. Achten Sie auf die passenden Bedingungen. Ändern Sie die Regeln, um sie an die neue Linienbreite anzupassen.

F: Wie ändert man die Padgröße in einem integrierten Schaltungspaket? Wie kann ich es einstellen, wenn es global modifiziert wird?

Duplizieren: Alle für die globale Bearbeitung auswählen

F: Wie ändert man die Padgröße in einem integrierten Schaltungspaket?

Komplex: Ändern Sie die Padgröße in einem integrierten Schaltungspaket in der Bibliothek, wie jeder weiß, kann es auch auf der Leiterplatte geändert werden. (Zuerst in den Komponenteneigenschaften entsperren). "

Frage: Können einige Teile der Komponentensymbole geändert oder gelöscht werden, wenn die Leiterplatte hergestellt wird?

Komplex: Entfernen Sie die Komponentensperre in den Komponenteneigenschaften, Sie können die Komponente auf der Leiterplatte bearbeiten und haben keinen Einfluss auf die Komponente in der Bibliothek.

Frage: Das Pad ist ein Erdungskabel. Nachdem der Boden bedeckt ist, wie man die Breite der Verbindung zwischen dem Pad und dem Boden einstellt

Komplex: Stellen Sie die Verbindungsmethode mit dem Pad ein, bevor Sie den Boden umwickeln

Frage: Warum sollte 99se beim Speichern auf das Projektformat umgestellt werden?