Leiterplattentechnisch - Verfahren zur Anpassung der Signalintegrität der Leiterplatte

PCB parallel Beendigung

PCB parallel Beendigung ist hauptsächlich, Zug und/oder die Impedanz möglichst nah am Lastende ziehen, um eine Impedanzanpassung der Klemme zu erreichen. Je nach Anwendungsumgebung, PCB parallel Beendigung can be divided into the following types:

(I) Einfacher paralleler Abschluss der Leiterplatte. Diese Abschlussmethode besteht darin, einfach einen Widerstand RT (RT=Z0) hinzuzufügen, der am Lastende auf die GRUND gezogen wird, um eine Übereinstimmung zu erzielen. Die Bedingung für die Annahme dieser Beendigung ist, dass das Antriebsende in der Lage sein muss, den Antriebsstrom bereitzustellen, wenn der Ausgang hoch ist, um sicherzustellen, dass die Hochspannung durch den Abschlusswiderstand die Schwellenspannungsanforderung erfüllt. Wenn der Ausgang in einem High-Level-Zustand ist,

dies PCB parallel Abschlussschaltung verbraucht zu viel Strom. Für eine 50Ω Abschlusslast, Die Aufrechterhaltung eines hohen TTL-Pegels verbraucht bis zu 48mA. Daher, Es ist für allgemeine Geräte schwierig, diese Art der Terminierung zuverlässig zu unterstützen. Connect the circuit

(II) Thevenin PCB parallel Beendigung ist der Spannungsteiler Typ Beendigung. Es verwendet einen Pull-up Widerstand R1 und einen Pull-down Widerstand R2, um einen Abschlusswiderstand zu bilden, und absorbiert Reflexionen durch R1 und R2. Die Auswahl der Widerstandswerte von R1 und R2 wird durch folgende Bedingungen bestimmt:. The maximum value of R1 is determined by the maximum rise time of the acceptable signal (which is a function of the RC charge and discharge time constant), und der kleine Wert von R1 wird durch den aktuellen Sinkenwert der Antriebsquelle bestimmt. Die Wahl von R2 sollte die Logik High Level Anforderung der Schaltung erfüllen, wenn die Übertragungsleitung getrennt wird. Die veninäquivalente Impedanz kann ausgedrückt werden wie:

Hier muss RT gleich der Übertragungsleitungsimpedanz Z0 sein, um die beste Übereinstimmung zu erzielen. Obwohl dieses Abschlussschema die Anforderungen an die Antriebsfähigkeit der quellenseitigen Geräte reduziert, hat der Widerstand R1 und R2, der zwischen VCC und GRUND verbunden ist, Strom von der Systemstromversorgung gezogen, so dass der Gleichstromverbrauch relativ groß ist.

(III) Aktiver paralleler Abschluss der Leiterplatte

Bei dieser Abschlussstrategie zieht der Abschlusswiderstand RT (RT=Z0) das Lastanschlusssignal auf eine Offset-Spannung VBIAS. Die Auswahlgrundlage von VBIAS ist es, die Ausgangsantriebsquelle in der Lage zu machen, Strom für hohe und niedrige Pegelsignale zu ziehen. Diese Art der Beendigung erfordert eine unabhängige Spannungsquelle mit der Fähigkeit, Strom zu senken und zu senken, um die Anforderungen an die Sprunggeschwindigkeit der Ausgangsspannung zu erfüllen. In diesem Abschlussschema, wenn die Offset-Spannung VBIAS eine positive Spannung ist und der Eingang auf einem logischen niedrigen Niveau ist, gibt es Gleichstromverluste. Wenn die Offset-Spannung VBIAS eine Sekundärspannung ist, gibt es einen DC-Leistungsverlust, wenn der Eingang auf einem logischen hohen Niveau ist.

((IV)) PCB parallele AC Beendigung

Der parallele AC-Anschluss der Leiterplatte verwendet ein Widerstands- und Kondensatorennetzwerk (Serie RC) als Abschlussimpedanz. Der Abschlusswiderstand R muss kleiner oder gleich der Übertragungsleitungsimpedanz Z0 sein, und die Kapazität C muss größer als 100pF sein. Mehrschichtige Keramikkondensatoren von 0,1uF werden empfohlen. Der Kondensator hat die Funktion, Niederfrequenz und Hochfrequenz zu blockieren, so dass der Widerstand R nicht die Gleichstromlast der Antriebsquelle ist, so dass diese Beendigungsmethode keinen Gleichstromverbrauch hat.