Präzisions-Leiterplattenherstellung, Hochfrequenz-Leiterplatten, mehrschichtige Leiterplatten und Leiterplattenbestückung.
Leiterplattentechnisch

Leiterplattentechnisch - Forschung zur Signalintegrität: Achten Sie auf Signalanstiegszeit

Leiterplattentechnisch

Leiterplattentechnisch - Forschung zur Signalintegrität: Achten Sie auf Signalanstiegszeit

Forschung zur Signalintegrität: Achten Sie auf Signalanstiegszeit

2021-08-25
View:529
Author:IPCB

Die Anstiegszeit des Signals ist sehr wichtig, um das Problem der Signalintegrität zu verstehen. Die meisten Probleme im Hochgeschwindigkeits-PCB-Design hängen damit zusammen, und Sie müssen ihm genügend Aufmerksamkeit schenken.


Die Signalanstiegszeit ist nicht die Zeit, die benötigt wird, um das Signal von niedrig nach hoch zu steigen, sondern ein Teil davon. Die Definition der Branche ist noch nicht einheitlich. Am besten folgt man der Definition der vorgelagerten Chiphersteller. Schließlich haben diese Riesen das Recht zu sprechen. Es gibt normalerweise zwei Arten: Die erste ist definiert als die 10-90 Anstiegszeit, d.h. die Zeit, die benötigt wird, um das Signal von 10% des hohen Pegels auf 90%. Die andere ist die 20-80 Anstiegszeit, das heißt die Zeit, die es braucht, um das Signal von 20% des hohen Pegels auf 80%. Beide kommen zum Einsatz, wie das IBIS-Modell zeigt. Für die gleiche Wellenform ist die Anstiegszeit von 20-80 natürlich kürzer.


Nun, es reicht, um das zu verstehen. Für unsere Terminalanwendungen ist die genaue Anzahl manchmal nicht sehr wichtig, und der Chiphersteller führt diesen Wert in der Regel nicht direkt an uns auf. Natürlich können einige Chips diesen Wert grob aus dem IBIS-Modell abschätzen. Leider gibt es nicht alle IBIS Modelle für alle Arten von Chips.


Wichtig ist, dass wir ein solches Konzept etablieren müssen: Die Anstiegszeit hat einen wichtigen Einfluss auf die Schaltungsleistung, solange sie bis zu einem bestimmten Bereich klein ist, muss sie Aufmerksamkeit erregen, auch wenn es sich um einen sehr vagen Bereich handelt. Es besteht keine Notwendigkeit, diesen Geltungsbereich genau zu definieren, und er hat keine praktische Bedeutung. Sie müssen sich nur daran erinnern, dass die aktuelle Chipverarbeitungstechnologie diese Zeit sehr kurz macht und es das ps-Niveau erreicht hat, und es ist Zeit für Sie, auf seinen Einfluss zu achten.


Da die Signalanstiegszeit abnimmt, werden Probleme wie Reflexion, Übersprechen, Schienenkollaps, elektromagnetische Strahlung und Bodenprall ernster, und Lärmprobleme sind schwieriger zu lösen. Die Designlösungen der vorherigen Produktgeneration sind möglicherweise nicht auf diese Produktgeneration anwendbar.


Die Abnahme der Signalanstiegszeit aus der Perspektive der Spektrumanalyse entspricht einer Erhöhung der Signalbandbreite, das heißt, es gibt mehr Hochfrequenzkomponenten im Signal. Es sind diese hochfrequenten Komponenten, die das Design erschweren. Verbundleitungen müssen als Übertragungsleitungen behandelt werden, was viele Probleme verursacht, die es vorher nicht gab.


Um Signalintegrität zu erlernen, müssen Sie daher dieses Konzept haben: Die steil ansteigende Kante des Signals ist der Schuldige an Signalintegritätsproblemen.

High Speed PCB Design