Leiterplattentechnisch - Eine Analysemethode zur Leistungsintegrität von Leiterplatten mit Cadence PI

Die Cadence Power Integrity (PI) Analyse ist ein Key Board Design Tool Flow. Es wird hauptsächlich auf Leiterplatten im modernen integrierten Schaltungsdesign angewendet und bietet eine hochpräzise Leistungsintegritätsanalyse, um die Zuverlässigkeit und Leistung von Stromversorgungssystemen sicherzustellen. Cadence PI-Lösungen basieren auf der Sigrity-Technologie und decken die gesamte Bandbreite von AC- bis DC-Bändern ab, wodurch eine eingehende Überprüfung der Netzstabilität und des Spannungsabfalls ermöglicht wird.

Mit der Geschwindigkeit moderner Hochgeschwindigkeitssignale, die immer schneller werden, werden die Signalkanten steiler, die Stromversorgungsspannung des Chips wird weiter reduziert, und der Anstieg der Taktfrequenz und der Datenleserate erfordert einen höheren Stromverbrauch. Signalintegrität in elektronischen Systemen Zur gleichen Zeit der Analyse und Forschung ist auch die Bereitstellung stabiler und zuverlässiger Energie für elektronische Systeme eine der wichtigsten Forschungsrichtungen geworden. Die Analysemethoden und -praktiken der Power Integrity Engineering befinden sich noch in der Phase der kontinuierlichen Exploration. Simulationstechnologie wird verwendet, um Probleme der Stromintegrität so weit wie möglich in der frühen Phase des Produktdesigns unter den Gesamtplan- und Designkriterien zu lösen, die die Bedingungen der Herstellung und Prüfung erfüllen. Es kann Produktkosten minimieren und den Entwicklungszyklus verkürzen. Derzeit bieten einige EDA-Tools entsprechende Simulationsanalysefunktionen für die Leistungsintegrität (Power Integrity, PI). Unter ihnen bietet Allegro eine gute interaktive Arbeitsoberfläche und ist eng mit seinen Frontend-Produkten Cadence, Orcad und Capture integriert. Das mehrschichtige komplexe PCB-Design bietet die perfekte Lösung. In dieser Arbeit wird die Komponente Cadence PI in Allegro verwendet, um die Leistungsintegrität des ARM11-Kernsystems zu analysieren und die Leistungsintegrität der Leiterplatte zu testen, um die Ergebnisse der Simulationsanalyse zu verifizieren.

1.Theoretische Analyse der Leistungsintegrität

1.1Konzept des Stromverteilungssystems

Im elektronischen System besteht die Funktion des Netzteilsubsystems darin, eine stabile Spannungsreferenz und einen ausreichenden Antriebsstrom für alle Geräte bereitzustellen. Daher sollten der Stromversorgungs- und der Funktionskreis einen niederohmigen Stromanschluss und Erdungsanschluss haben. Ein ideales Stromsystem hat eine Impedanz von 0, und das Potenzial an jedem Punkt in der Ebene ist konstant, aber das tatsächliche Stromsystem hat komplizierte parasitäre Kapazität und Induktivität, und die vom Stromversorgungschip bereitgestellte Stromversorgungsspannung ist kein idealer konstanter Wert.

Das Power Distribution System (PDS) besteht aus Zielimpedanz, Spannungsreglermodul (VPM), Leistungs-/Masseebene, Entkopplungskondensatoren und Hochfrequenz-Keramikkondensatoren.

Das Problem der Leistungsintegrität bezieht sich darauf, dass das Stromverteilungsnetz in Hochgeschwindigkeitssystemen unterschiedliche Eingangsimpedanzen bei verschiedenen Frequenzen hat, was zu Spannungsjitter â Ä ³V verursacht durch Rauschstrom â ³I und transienten Laststrom â ³I' auf der Versorgungs-/Erdungsebene führt. Diese Spannungsschwankung wirkt sich einerseits auf die Ebene aus, um eine stabile Spannungsreferenz für das digitale Signal bereitzustellen, andererseits führt sie zu einem Jitter der bereitgestellten Versorgungsspannung und beeinträchtigt die Leistung des Geräts. Wenn die Flächenspannungsschwankung den Toleranzbereich des Geräts überschreitet, funktioniert das System nicht normal. Der Schlüssel zur Auslegung des Leistungsverteilungssystems ist die Zielimpedanz Z, die als Formel (1) definiert ist:

In der Formel ist Vdd die Chip-Stromversorgungsspannung, Ripple ist die vom System erlaubte Spannungsschwankung, und â Ä ³Imax ist die maximale transiente Stromänderung des Lastchips. Der Zweck des Stromversorgungssystems ist es, in der Lage zu sein, ausreichenden Antriebsstrom mit einem konstanten Spannungswert innerhalb einer begrenzten Ansprechzeit bereitzustellen, so dass es eine ausreichend niedrige Stromversorgungsimpedanz haben muss.

1.2Methoden zur Lösung der Leistungsintegrität

Spannungsregelmodule, Leistungs-/Masseebenen, Entkopplungskondensatoren und Hochfrequenz-Keramikkondensatoren spielen in unterschiedlichen Frequenzbereichen eine entscheidende Rolle bei der Impedanz des Leistungsverteilungssystems. Im Niederfrequenzbereich von 1KHz bis zu einigen Hz passt die Spannungseinstellung den Ausgangsstrom an, um die Lastspannung einzustellen; Im mittleren Frequenzbereich von wenigen MHZ bis Hunderten MHZ wird das Stromversorgungsgeräusch hauptsächlich durch den Entkopplungskondensator und das Leistungs-/Masseebene-Paar der Leiterplatte gefiltert; Im Hochfrequenzteil wird das Spannungsversorgungsgeräusch hauptsächlich durch das Leistungs-/Masseebene-Paar der Leiterplatte und den Hochfrequenzkondensator innerhalb des Chips gefiltert. Bei der Simulation der Leistungsintegrität liegt das wirklich aussagekräftige Frequenzband hauptsächlich im Frequenzband von mehreren MHZ bis zu mehreren hundert MHZ. Derzeit gibt es zwei Hauptwege, um das Problem der Energieintegrität zu lösen:

Eine davon ist, das Stapeldesign und Layout der Leiterplatte zu optimieren. Im Hochgeschwindigkeits-PCB-Design wird die gesamte Kupferschicht normalerweise als Leistungs-/Masseebene verwendet, um die Eingangsimpedanz zu minimieren. Die Stromversorgung und die Masseebene können als Ebenenkondensator angesehen werden, insbesondere in der niedrigen Zwischenfrequenzstufe, sind der äquivalente Reihenwiderstand und die äquivalente Reiheninduktivität sehr klein, und es hat gute Entkopplungs- und Filtereigenschaften. Die Integration der Impedanzanpassung, die durch die Signalintegrität in der frühen Phase und die aktuellen Produktionsstandards erfolgt, vernünftigerweise die Festlegung des Zwischenlagenabstands und die Auswahl des geeigneten Zwischenplattenkapazitätswertes, kann die Leistungsintegrität des Hochgeschwindigkeitsdesigns gut verbessern. Der Kapazitätswert des Netzteils und der Masseebene kann als Formel (2) geschätzt werden:

In der Formel εo=8.854 pF; εr=4,5 (FR-4 Materialkalibrierungswert); A ist die Kupferfläche der Leistungsschicht (m2); d ist das Intervall zwischen den Kupferleistungsschichten (m). Gemäß den Simulationsergebnissen weist der kleinere planare Kondensator C eine höhere Impedanzgangskurve und eine höhere Resonanzfrequenz auf.

Die zweite besteht darin, Entkopplungskondensatoren anzuordnen. Dies ist derzeit der effektivste Weg, um Probleme mit der Netzintegrität zu lösen. In Hochfrequenzsystemen kann die parasitäre Induktivität im Stromverteilungssystem nicht ignoriert werden, sie führt direkt zu einer Erhöhung der Impedanz des Stromverteilungssystems. Da Kapazität und Induktivität gegensätzliche Eigenschaften im Frequenzbereich haben, kann das Verfahren zum Hinzufügen von Kapazität verwendet werden, um den Anstieg der Impedanz zu verringern, der durch Induktivität verursacht wird. Gleichzeitig hat der Kondensator einen Energiespeichereffekt und kann mit einer sehr schnellen Geschwindigkeit auf wechselnde Stromnachfrage reagieren, so dass er die transiente Ansprechfähigkeit der Stromversorgung in einem lokalen Bereich effektiv verbessern kann. Wie man einen Kondensator mit einem geeigneten Kapazitätswert wählt und die richtige Platzierung des Kondensators so bestimmt, dass die Impedanz des Leistungsverteilungssystems kleiner als die Zielimpedanz innerhalb des gesamten Betriebsfrequenzbereichs des Leiterplattensystems ist, ist der Schlüssel zur Lösung des Problems der Leistungsintegrität geworden. Mit Hilfe von Cadence PI können Kapazität, Menge und Platzierung von Entkopplungskondensatoren schnell bestimmt werden, um die Entwicklungseffizienz zu verbessern.

2.Power Integrity Simulation

2.1ARM11 Kernsystem

In diesem Artikel wird Cadence PI als Simulationswerkzeug verwendet, um die Leistungsintegrität des ARM11 Kernsystems zu analysieren. Das ARM11 Kernsystem in diesem Artikel verwendet den S3C6410 Chip. S3C6410 ist eine ARM11-Architektur, ein FBGA-Paket und ein Chip, der mehrere Netzteile benötigt. In diesem Artikel hat der Chip 2-Arbeitsspannungen: 1.2 V-Kernnetzteil, 26-Netzteilpins (10-Kern-Netzteilpins, 16-Logik-Netzteilpins); Eingang/Ausgang Schnittstelle Netzteil 3.3 V, es gibt 30 I/O Netzteil Pin. Die Arbeitsfrequenz innerhalb des Chips ist 667 MHz, und die Arbeitsfrequenz der externen Speichereingangs-/Ausgangsschnittstelle ist 266 MHz. Das Kernsystem ARM11 nimmt eine 8-lagige Stapelstruktur an, und der Abstand zwischen den Schichten wird unter der Prämisse der Signalsimulationsimpedanzanpassung und Produktionsstandards festgelegt. Dieser Artikel verwendet Cadence PI, um die Netzintegrität des ARM11-Kernspannungsnetzwerks VDD_ARM zu simulieren.

Gemäß dem S3C6410 Chipdatenhandbuch ist der Kernstromverbrauch 200 mA plus 100% Toleranz, der zulässige Spannungsschwankungswert des Systems ist 4%, und die Kernspannung ist 1.2V. Nach Formel (1) wird die Zielimpedanz in der Simulation eingestellt Es ist 0.12 Ω.

2.2 Simulation der Leistungsintegrität

2.2.1 Einzelknotensimulation, Analyse, Verifizierung und Optimierung der Kondensatorauswahl

Bei der Einzelknotensimulation wird die tatsächliche physikalische Verbindung jeder Komponente im Stromsystem ignoriert. Unter der Annahme, dass das Spannungsregelmodul VRM, die Simulationsanregungsquelle, die Stromquelle und alle Kondensatoren parallel angeschlossen sind, kann die Einzelknotensimulation erhalten, was zur Aufrechterhaltung der Zielimpedanzkapazität benötigt wird.

2.2.2 Mehrknotensimulation, Platzierung von Entkopplungskondensatoren zur Optimierung des Layouts

Da die Einzelknotensimulation das Layout der Entkopplungskondensatoren nicht berücksichtigt, sollten zur Erzielung genauerer Ergebnisse die Platzierung von Rauschquellen und Entkopplungskondensatoren berücksichtigt und Mehrknotensimulationen im vollen Frequenzbereich durchgeführt werden. In der Mehrknotensimulation teilt Cadence PI die Leistungsebene nach Benutzerdefinitionen und Modellen jedes Netzes in mehrere Netze auf. Anschließend werden der platzierte Entkopplungskondensator, das Spannungsregelmodul VRM und die Rauschquelle mit dem spezifischen Netz verbunden. Die Netzpunkte werden angeschlossen, um die Frequenz-Impedanz-Simulation Wellenform jedes Knotens zu erzeugen.

Um eine höhere Genauigkeit zu erreichen, muss die Gittergröße größer als 1/10 der Wellenlänge sein, die der höchsten Frequenz des Systems entspricht.

2.2.3 Analyse des statischen IR-Drop DC Spannungsabfalls der Leistungsebene

Damit der Chip normal funktioniert, muss die Versorgungsspannung innerhalb des zulässigen Schwankungsbereichs begrenzt werden. Leistungsschwankungen werden durch zwei Teile verursacht: Gleichstrom-Verlust und Wechselstrom-Rauschen. DC IR-Drop ist die Hauptursache für DC Verlust. Der statische IR-Drop DC Spannungsabfall hängt hauptsächlich mit der Breite der Metallverbindung und der verwendeten Schicht, dem Strom, der durch den Pfad fließt, der Anzahl und Position der Durchkontaktierungen zusammen. Analysieren Sie nach dem Einstellen der Spannungsstifte und des Senkstroms in Cadence PI den Gleichspannungsabfall des ARM11-Kernnetzwerks VDD_ARM, nachdem das Layout abgeschlossen ist. Wenn die Betriebsfrequenz des ARM11-Kernsystems 667 MHz ist, seine 1.2 V Gleichspannung Der zulässige Fluktuationsbereich ist +/-0.05 V. Cadence PI Simulationssoftware berechnet den Spannungsverlauf des VDD_ARM Netzwerks Der maximale Wert von Drop ist 0.013 V, der kleiner als der zulässige Fluktuationsbereich von +/-0.05 V ist, der die Betriebsspannungsanforderungen von S3C6410 vollständig erfüllt und die Stabilität des Systems gewährleisten kann.

Analyse der Stromdichte der Leistungsebene 2.2.4

Wenn es zu viele Durchgänge oder unangemessene Verteilung auf der Leistungsebene gibt, fließt Strom durch einen engen Bereich, was zu einer übermäßigen Stromdichte in diesem Bereich führt. Der größte Stromdichtebereich auf der Leistungsebene wird als Hot Spot bezeichnet. Der Hot Spot kann zu ernsthaften thermischen Stabilitätsproblemen führen. Daher ist es notwendig, die Durchkontaktierungen vernünftig zu entwerfen, um die Stromdichteverteilung der Platine gleichmäßig zu gestalten und nahe Schlüsselchips und Hochgeschwindigkeitsspuren zu vermeiden. Hot Spots erscheinen.

Test der Leistungsintegrität 3.PCB

In der ersten Version der Leiterplatte wurde die Cadence PI-Analyse nicht verwendet, aber einige Entkopplungskondensatoren wurden basierend auf Erfahrung platziert. Während des Debugging wurde festgestellt, dass die Wellenform des digitalen Hochgeschwindigkeitssignals nicht gut war, und manchmal gab es Fehler. In der zweiten Ausgabe wurden durch Cadence PI Analyse die Anzahl und Position der Entkopplungskondensatoren und das Layout einiger Originale angepasst.

Das 1,2 V Schaltnetzteil liefert einen Ausgangsstrom von ca. 0_2～0,8A für die Leistungsebene. Wenn die dynamische Last bei einer konstanten Spannung ist, ändert sich die Ausgangsimpedanz periodisch, und die Stromamplitude kann einen Sprung von 0.2～0.8 A im gleichen Zyklus abschließen. Aus den Daten ist ersichtlich, dass die Leistungsintegrität der zweiten Version PCB, die nach der Cadence PI-Analyse hergestellt wurde, erheblich verbessert wurde.

4.Schlussfolgerung

Nach der Simulationsanalyse von Cadence PI wurde die ARM11 Kernsystem Leiterplatte hergestellt. Durch die tatsächliche Messung der Schaltung wurde festgestellt, dass jedes Stromverteilungssystem sehr gut funktionieren kann, was im Grunde mit den Simulationsergebnissen übereinstimmt. Mit der Hochgeschwindigkeitssteigerung der Systemfrequenz wird das Stromverteilungssystem komplexer, und die technischen Produktionskosten und der Zyklus werden streng kontrolliert. Bei der Auslegung elektronischer Systeme wird die Leistungsintegritätssimulation auf Systemebene durchgeführt, um das Verhalten des realen Systems zu simulieren, was die Entwurfseffizienz verbessert und Konstruktionsfehler reduziert.