PCB科技 - 高速電路板設計應注意的四個方面

本文解釋了過程中的變化如何導致實際阻抗的變化, 以及如何使用精確的場解算器來預測這種現象. 即使沒有流程變更, 其他因素會導致實際阻抗非常不同. 什麼時候 設計高速電路 董事會, 自動化 設計 工具有時無法發現這個不明顯但非常重要的問題. 然而, 只要在 設計, 這個問題是可以避免的. 這種技術被稱為“防禦” 設計".

堆棧數

良好的層壓結構是解决大多數信號完整性問題和EMC公司問題的最佳預防措施，也是人們誤解最多的措施。 這裡有幾個因素在起作用，解决一個問題的好方法可能會惡化其他問題。 許多系統設計供應商會建議，電路板中應至少有一個連續平面，以控制特性阻抗和訊號質量。 只要費用可以負擔得起，這是一個很好的建議。 EMC公司顧問通常建議在外層放置地面填料或接地層，以控制電磁輻射和對電磁干擾的敏感性。 在某些情况下，這也是一個很好的建議。

圖1：用電容模型分析疊層結構中的訊號問題

然而, 由於瞬態電流, 這種方法在一些常見的情况下可能很麻煩 設計. 第一, 讓我們看看一對電源平面的簡單情况/地平面：可以看作電容器. 可以認為，電源層和接地層是電容器的兩個極板. 獲得更大的電容值, it is necessary to move the two plates closer (distance D) and increase the dielectric constant (ε▼r▼). 電容越大, 阻抗越低, 這就是我們想要的，因為它可以抑制譟音. 無論其他層如何排列, 主電源層和地面層應相鄰並位於堆棧的中間. 如果電源層和地面層之間的距離較大, 這將導致大電流回路，並帶來大量雜訊. 對於8層板, 將電源層放在一側，將接地層放在另一側將導致以下問題：

1、最大串擾。 由於互電容的新增，訊號層之間的串擾大於層本身的串擾。

2、發行量最大。 電流圍繞每個電源平面流動並與訊號平行，大量電流進入主電源平面並通過接地層返回。 由於迴圈電流的新增，EMC公司特性將惡化。

3、失去對阻抗的控制。 訊號離控制層越遠，由於周圍有其他導體，阻抗控制的精度越低。

4、由於容易造成焊料短路，可能會新增產品成本。

我們必須在效能和成本之間做出權衡選擇，那麼如何安排數位電路板以獲得最佳的SI和EMC公司特性呢？

各層的分佈 印刷電路板 通常是對稱的. 不得將兩個以上的訊號層相鄰放置； 否則, 對SI的控制將在很大程度上喪失. 最好成對對稱放置內部訊號層. 除非某些訊號需要連接到SMT設備, 我們應該儘量減少外層的訊號佈線.

圖2：良好設計解決方案的第一步是正確設計層壓結構

For circuit 董事會 具有更多層, 我們可以多次重複這種放置方法. 還可以添加額外的電源層和接地層； 只要確保兩個電源層之間沒有訊號層對.

高速訊號的佈線應佈置在同一對訊號層中； 除非由於SMT設備的連接而必須違反此原則。 訊號的所有記錄道都應具有公共返回路徑（即地平面）。 判斷哪兩層可以視為一對有兩種想法和方法：

1、確保等距離的返回訊號完全相同。 這意味著訊號應在內部接地層的兩側對稱佈線。 其優點是易於控制阻抗和迴圈電流； 缺點是在底層有許多過孔，並且有一些無用的層。

2、相鄰接線的兩個訊號層。 優點是可以將底層中的過孔控制到最小（使用埋置過孔）； 缺點是該方法對某些關鍵訊號的有效性降低。

在第二種方法中，用於驅動和接收訊號的接地連接最好直接連接到與訊號佈線層相鄰的層。 作為一個簡單的佈線原則，以英寸為組織的表面佈線寬度應小於以納秒為組織的驅動器上升時間的3分之一（例如，高速TTL的佈線寬度為1英寸）。

如果由多個電源供電，則必須在電源線之間鋪設接地層，以將其隔開。 電容器不能形成以避免電源之間的交流耦合。

上述措施都是為了减少環流和串擾，增强阻抗控制能力。 接地層還將形成有效的EMC公司“遮罩盒”。 在考慮對特性阻抗影響的前提下，可以將未使用的表面積製成接地層。

特性阻抗

良好的疊層結構可以有效地控制阻抗，其佈線可以形成易於理解和預測的傳輸線結構。 現場解决工具可以很好地處理此類問題，只要將變數數量控制在最低限度，就可以獲得相當準確的結果。

然而，當3個或更多訊號疊加在一起時，情况並不一定如此，原因很微妙。 目標阻抗值取決於設備的工藝科技。 高速CMOS工藝一般可達70Ω左右； 高速TTL設備通常可以達到約80Ω到100Ω。 由於阻抗值通常對雜訊容限和訊號切換有很大影響，囙此在選擇阻抗時必須非常小心； 產品手册應對此提供指導。

現場解决工具的初始結果可能會遇到兩類問題。 第一個是視野受限的問題。 field solution tool僅分析附近記錄道的影響，不考慮影響阻抗的其他層上的非平行記錄道。 現場解決方案工具在佈線之前，即在分配跡線寬度時，無法知道細節，但上述對排列方法可以將此問題最小化。

值得一提的是部分功率平面的影響。 佈線後，外部電路板上經常擠滿接地銅線，這有利於抑制EMI和平衡電鍍。 如果僅對外層採取此類措施，本文推薦的層壓結構對特性阻抗的影響很小。

使用大量相鄰訊號層的效果非常顯著。 一些現場解決方案工具無法找到銅箔的存在，因為它只能檢查列印線和整個層，囙此阻抗分析結果不正確。 當相鄰層上有金屬時，它就像不太可靠的接地層。 如果阻抗太低，暫態電流會很大，這是一個實用而敏感的EMI問題。

阻抗分析工具失效的另一個原因是分佈式電容器。 這些分析工具通常不能反映引脚和過孔的影響（這種影響通常使用模擬器進行分析）。 這種影響可能非常顯著，尤其是在背板上。 原因很簡單：特性阻抗通常可以通過以下公式計算：L/C

其中，L和C分別是組織長度的電感和電容。

如果引脚分佈均勻，附加電容會對計算結果產生很大影響。 公式將變為：L/（C+C’）

C'是每組織長度的引脚電容。

如果連接器與背板一樣以直線連接，則可以使用除第一個和最後一個引脚外的總線路電容和總引脚電容。 這樣，有效阻抗將降低，甚至可能從80Ω降至8Ω。 為了找到有效值，需要將原始阻抗值除以–ˆš（1+C’/C）

此計算對於部件選擇非常重要。

延遲

類比時，應考慮組件和封裝的電容（有時還應包括電感）。 應注意兩個問題。 首先，模擬器可能無法正確類比分佈式電容器； 其次，需要注意不同的生產條件對不完整層和不平行痕迹的影響。 許多現場解決方案工具在沒有全功率或接地層的情况下無法分析堆棧分佈。 然而，如果訊號層附近有一個接地層，那麼計算的延遲將非常糟糕，例如電容器，將有最大的延遲； 如果雙面板在兩層上都有大量地線和VCC銅箔，這種情況就更嚴重了。 如果這個過程不是自動化的，那麼在CAD系統中設定這些東西將非常混亂。

EMC公司公司

影響EMC公司的因素有很多，其中許多通常沒有進行分析。 即使對其進行了分析，但在設計完成後往往為時已晚。 以下是影響EMC公司的一些因素：

電源平面中的插槽構成四分之一波長天線。 對於金屬容器上需要安裝槽的場合，應使用鑽孔方法代替。

2、感應元件。 我曾經遇到一比特設計師，他遵循所有的設計規則並進行了類比，但他的電路板仍然有很多輻射訊號。 原因是在頂層有兩個相互平行放置的電感器，以形成變壓器。

3、由於不完整接地層的影響，內層的低阻抗導致外層的瞬態電流較大。

大多數這些問題都可以通過採取防禦措施來避免 設計. 首先, 應製定正確的堆棧結構和佈線策略, 以便有一個良好的開端.

一些基本問題，如網路拓撲、訊號失真原因和串擾計算方法等，這裡沒有涉及； 僅分析了一些敏感問題，以幫助讀者應用從EDA系統獲得的結果。 任何分析都取決於所使用的模型，未分析的因素也會影響結果。 太複雜就像太不準確。 避免過多的參數更改（如列印線寬等）將有助於整潔一致的設計。