PCB科技 - PCB電路信號完整性匹配方法

PCB並聯 結束

PCB並聯 終止主要是添加拉力和/或將阻抗拉至盡可能靠近負載端的位置，以實現端子的阻抗匹配. 根據不同的應用環境, PCB並聯 結束 can be divided into the following types:

（一）簡單的PCB並行端接。 這種終止方法是簡單地添加一個電阻RT（RT=Z0），將其拉到負載端的地上，以實現匹配。 採用這種終端的條件是，當輸出高時，驅動端必須能够提供驅動電流，以確保通過終端電阻器的高電平電壓滿足閾值電壓要求。 當輸出處於高電平狀態時，

這 PCB並聯 終端電路消耗過多電流. 對於50Ω終端負載, 維持高TTL電平需要高達48mA的電流. 因此, 一般設備很難可靠地支持這種類型的終端. Connect the circuit

(II) 大衛南印刷電路板 parallel 終端是分壓器型終端. 它使用上拉電阻器R1和下拉電阻器R2形成終端電阻器, 並通過R1和R2吸收反射. R1和R2電阻值的選擇由以下條件决定. The maximum value of R1 is determined by the maximum rise time of the acceptable signal (which is a function of the RC charge and discharge time constant), R1的小值由驅動源的電流陷波值確定. 當傳輸線斷開時，R2的選擇應滿足電路的邏輯高電平要求. 大衛南等效阻抗可以表示為：

這裡，要求RT等於傳輸線阻抗Z0，以實現最佳匹配。 儘管這種端接方案降低了對源側設備驅動能力的要求，但連接在VCC和接地之間的電阻R1和R2一直在從系統電源吸取電流，囙此直流功耗相對較大。

（3）有源PCB並行端接

在該終止策略中，終止電阻器RT（RT=Z0）將負載端子訊號拉至偏移電壓VBIAS。 VBIAS的選擇基礎是使輸出驅動源能够為高電平和低電平訊號選取電流。 這種終端需要一個獨立的電壓源，能够吸收和吸收電流，以滿足輸出電壓跳躍速度的要求。 在這種終止方案中，如果偏移電壓VBIAS為正電壓，並且輸入處於邏輯低電平，則將存在直流功率損耗。 如果偏移電壓VBIAS是二次電壓，則當輸入處於邏輯高電平時，將出現直流功率損耗。

(（四）) PCB並聯交流 結束

PCB並聯交流終端使用電阻器和電容器網絡（串聯RC）作為終端阻抗。 終端電阻R必須小於或等於傳輸線阻抗Z0，電容C必須大於100pF。 建議使用0.1uF的多層陶瓷電容器。 電容器具有阻斷低頻和高頻的功能，囙此電阻R不是驅動源的直流負載，囙此這種終止方法沒有任何直流功耗。