PCB科技 - PCB電路中電源完整性分析

電路中 PCB設計, 我們通常關心訊號的質量, 但有時我們往往局限於訊號線的研究, 並將電源和接地作為理想的處理情况, 雖然這可以簡化問題, 但在高速設計中, 這種簡化是不可行的. 雖然電路設計更直接的結果是信號完整性的表達, 囙此，我們不能忽視電源完整性設計. 電源完整性直接影響最終PCB板的信號完整性. 電源完整性和信號完整性密切相關, 在很多情况下, 訊號失真的主要原因是供電系統. 例如, 地面反彈譟音過大, 去耦電容器的設計不合適, 環路的影響非常嚴重, 多電源接地層分割不好, 地層設計不合理, 電流不均勻等等.

1）配電系統

電源完整性設計非常複雜，但如何控制電源系統（電源和接地層）之間的阻抗是設計的關鍵。 理論上，電力系統之間的阻抗越低越好，阻抗越低，雜訊幅值越小，電壓損失越小。 在實際設計中，我們可以通過指定最大電壓和電源變化範圍來確定我們希望實現的目標阻抗，然後調整電路中的相關因素，使電源系統每個部分的阻抗（和頻率相關的）目標阻抗近似。

2）彈跳

當高速設備的邊緣速率小於0.5ns時，來自大容量數据總線的資料交換速率特別快，當其在電源層中產生影響訊號的强紋波時，就會出現電源不穩定問題。 當通過接地回路的電流發生變化時，因為電路電感會產生電壓，當上升沿縮短時，電流變化率新增，接地反彈電壓新增。 此時，接地層（地）不是理想的零電平，電源也不是理想的直流電平。 隨著同時開關門數量的新增，地面反彈變得更加嚴重。 對於128比特匯流排，可能有50_100 IO線沿同一時鐘切換。 在這種情況下，同時切換的輸入輸出驅動器的電源和接地回路的電感迴響必須盡可能低，否則，連接到同一接地的固定裝置將具有電壓刷。 接地反彈可能發生在任何地方，例如晶片、封裝、連接器或電路板上，導致電源完整性問題。

從科技發展的角度來看，設備的上升沿只會减少，匯流排的寬度只會新增。 保持接地反彈可接受的唯一方法是降低電源和接地分佈電感。 對於晶片而言，這意味著轉移到陣列晶片，放置盡可能多的電源和接地，並使封裝的導線盡可能短以减少電感。 對於封裝，這意味著移動層封裝，以便電源的接地層間距更近，如BGA封裝中所用。 對於連接器，這意味著使用更多接地引脚或重新設計連接器，使其具有內部電源和接地層，例如基於連接器的帶狀電纜。 對於電路板，這意味著使相鄰的電源和接地層盡可能靠近。 由於電感與長度成正比，使電源和接地之間的連接盡可能短將降低接地雜訊。

3）去耦電容

在電源之間加一些電容可以降低系統的雜訊, 但是電路板上到底有多少電容，每個電容的容量值有多合適，每個電容在什麼位置比較好，我們通常沒有去認真考慮這些問題, 僅憑設計師的經驗, 有時甚至認為電容盡可能小. 在高速設計中, 我們必須考慮寄生電容參數, 定量計算去耦電容器的數量和每個電容器的容量值以及特定位置的放置, 確保系統的阻抗在控制範圍內, 基本原理是需要去耦電容器, 人不能小, 過剩產能.