PCB科技 - 千兆設備PCB的信號完整性設計

本文主要討論千兆資料傳輸中需要考慮的信號完整性設計問題, 同時介紹了 印刷電路板設計 解决這些問題的工具, 如趨膚效應和介電損耗, 過孔和連接器的影響, 差動訊號和接線注意事項, 配電和EMI控制, 等.

The rapid development of communication and computer technology has made 高速印刷電路板設計 輸入gigabit欄位. 新型高速設備的應用使得在背板和單板上遠距離傳輸如此高速的數據成為可能. 同時, 印刷電路板設計 The signal integrity issues (SI), 電源完整性和電磁相容性問題也更加突出. 信號完整性是指訊號線上傳輸的訊號質量. 主要問題包括反思, 振盪, 時間安排, 地面彈跳, 和串擾. 信號完整性差不是由單一因素造成的, 但董事會層面設計中的多個因素的組合. 在 印刷電路板板 千兆設備設計, 良好的信號完整性設計要求工程師充分考慮組件的問題, 輸電線路互連方案, 配電和EMC. 高速 印刷電路板設計 EDA工具已經從純模擬驗證發展到設計與驗證的結合, 幫助設計師在設計早期設定規則，避免錯誤，而不是在設計後期發現問題. 隨著資料速率越來越高，設計變得越來越複雜, 高速 印刷電路板 系統分析工具變得更加必要. 這些工具包括計時分析, 信號完整性分析, 設計空間參數掃描分析, 電磁相容設計, 電力系統穩定性分析, 等. . 在這裡，我們將重點討論 印刷電路板設計 千兆設備數量.

高速設備和設備型號

雖然千兆發送和接收組件供應商將提供晶片的設計資訊，但組件供應商也有一個瞭解新設備信號完整性的過程，囙此組件供應商給出的設計指南可能還不成熟。 是的，設備供應商給出的設計約束通常非常苛刻，設計工程師很難滿足所有設計規則。 囙此，信號完整性工程師有必要使用模擬分析工具分析供應商的約束規則和實際設計，調查和優化組件選擇、拓撲、匹配方案和匹配組件的值，並最終製定確保信號完整性的印刷電路板佈局和佈線規則。 囙此，對千兆訊號進行準確的模擬分析變得非常重要，設備模型在信號完整性分析中的作用也越來越受到重視。

組件模型通常包括IBIS模型和Spice模型。 由於板級模擬只關心通過互連系統從輸出引脚到輸入引脚的訊號響應，IC製造商不想在設備內部洩露詳細的電路資訊，並且電晶體級Spice模型的模擬時間通常無法忍受，囙此IBIS模型用於高速印刷電路板。 設計領域逐漸被越來越多的設備製造商和信號完整性工程師所接受。

用於類比千兆設備 印刷電路板 系統, 工程師經常質疑IBIS模型的準確性. 當器件工作在電晶體的飽和和截止區時, IBIS模型缺乏足够的詳細資訊來描述它. 在瞬態回應的非線性區域, IBIS模型的模擬結果不能像電晶體級模型那樣產生準確的響應資訊. 然而, 對於ECL型設備, 可以得到與電晶體級模型的模擬結果非常一致的IBIS模型. 原因很簡單. ECL驅動器在電晶體的線性區域工作, 輸出波形更接近理想波形. 根據IBIS標準, 它可以更準確. IBIS模型.

隨著資料傳輸速率的提高，基於ECL技術開發的差分器件得到了極大的發展。 LVDS標準和CML等使傳輸千兆訊號成為可能。 從以上討論可以看出，由於電路結構和相應的差分技術應用，IBIS標準仍然適用於千兆系統的設計。 一些已發表的IBIS模型在2.5GbpsLVDS和CML設計中的應用文章也證明了這一點。

由於IBIS模型不適合描述有源電路，對於許多帶有預加重電路以進行損耗補償的Gbps設備，IBIS模型不適合。 囙此，在設計千兆系統時，IBIS模型只能在以下條件下有效工作：

1、差動裝置在放大區工作（線性V-I曲線）

2、本裝置無有源預加重電路

3、設備有預加重電路，但未啟動（在短互連系統中啟動預加重功能可能會導致更糟糕的結果）

4、該設備有一個無源預加重電路，但該電路可以與設備的模具分離。

當資料速率為10Gbps或以上時，輸出波形更像正弦波，囙此Spice模型更適用。

損失效應

當訊號頻率新增時，傳輸線上的衰减不容忽視。 此時，有必要考慮串聯導體的等效電阻和並聯介質的等效電導引起的損耗，需要使用有耗傳輸線模型進行分析。

有耗傳輸線的等效模型如圖1所示。 從圖中可以看出，等效串聯電阻R和等效並聯電導G表徵了損耗。 等效串聯電阻R是由直流電阻和集膚效應引起的電阻。 直流電阻是導體本身的電阻，由導體的物理結構和導體的電阻率决定。 當頻率新增時，趨膚效應開始起作用。 趨膚效應是當高頻訊號通過導體時，導體中的訊號電流集中在導體表面的一種現象。 在導體內部，訊號電流密度沿導體橫截面呈指數衰减，電流密度降低到原來1/e的深度稱為趨膚深度。 頻率越高，趨膚深度越小，導致導體電阻新增。 趨膚深度與頻率的平方根成反比。

等效並聯電導G也稱為介電損耗（介電損耗）。 在低頻時，等效並聯電導與介質的體電導率和等效電容有關，當頻率新增時，介質損耗角開始起主導作用。 此時，介電電導率由介電損耗角和訊號頻率决定。

一般來說，當頻率小於1GHz時，集膚效應損耗起主要作用，當頻率大於1GHz時，介電損耗占主導地位。

在類比軟體中，可以設定介電常數、介電損耗角、導體電導率和截止頻率。 軟件將根據傳輸線的結構在類比過程中考慮集膚效應和介質損耗。 如果類比衰减，則必須根據訊號的頻寬設定相應的截止頻率。 頻寬由訊號邊緣速率决定。 許多622MHz訊號和2.5GHz訊號的邊緣速率差別不大。 此外，在有耗傳輸線模型中可以看到等效性。 電阻和電導隨頻率變化。

從圖2可以看出，損耗降低了訊號的上升沿，即降低了訊號的頻寬，損耗降低了訊號的振幅。 另一方面，這有利於抑制訊號過沖。

傳輸線的串擾也會影響損耗。 串擾由傳輸線的物理結構、耦合長度、信號強度和邊緣速率决定。 在一定長度後，串擾將飽和，但損耗不一定會新增。

通孔和連接器的影響

過孔將訊號傳輸到電路板的另一側。 板之間的垂直金屬部分是不可控的阻抗，從水准到垂直的拐點是一個中斷點，會引起反射，囙此應儘量減少其外觀（圖3）。

在千兆系統的設計和模擬中，必須考慮過孔的影響，並且需要一個過孔模型。 通孔的模型結構為串聯電阻R、電感L和並聯電容C。根據具體應用和精度要求，可以並聯使用多個RLC結構，並且可以考慮與其他導體耦合。 此時，via模型是一個矩陣。

有兩種方法可以獲得via模型。 一種是通過測試（如TDR）獲得，另一種可以通過基於通孔物理結構的3D欄位提取器（FieldSolver）選取。

Via模型參數與印刷電路板的資料、堆疊、厚度、焊盤/防焊盤尺寸以及連接到印刷電路板的導線的連接方法有關。 在模擬軟件中，可以根據精度要求設定不同的參數。 軟件將根據相應的算灋選取過孔的模型，並在模擬過程中考慮其影響。

在千兆系統的設計中 印刷電路板, 應特別考慮連接器的影響. 高速連接器科技的發展已經可以保證訊號傳輸過程中阻抗和接地層的連續性. 設計中對連接器的模擬分析主要採用多線模型.

連接器多線模型是在3維空間中選取的模型，考慮了引脚之間的電感和電容耦合。 連接器多線模型通常使用3維場提取器來選取RLGC矩陣，該矩陣通常採用Spice模型子電路的形式。 由於模型結構複雜，選取和模擬分析需要很長時間。 在SpecctraQuest軟件中，您可以將連接器的Spice模型編輯為Espice模型，將其分配給設備或直接調用，或者將其編輯為DML格式的包模型並將其分配給設備。

差動訊號和接線注意事項

差分訊號具有抗干擾能力强、傳輸速率高等優點。 在千兆訊號傳輸中，它可以更好地减少串擾和EMI的影響。 其耦合形式包括邊緣耦合和上下耦合、松耦合和緊耦合。

與上下聯軸器相比, 邊緣耦合具有更好地减少串擾的優點, 接線方便, 簡單處理, 等., 上下耦合更常用於 印刷電路板板 with high wiring density. 與松耦合相比, 緊耦合具有更好的抗干擾能力，可以减少串擾, 而松耦合可以更好地控制微分跡線阻抗的連續性.

具體的差分佈線規則應根據不同情况考慮阻抗連續性、損耗、串擾和跡線長度差异的影響。 最好使用眼圖來分析微分線的類比結果。 模擬軟件可以設定隨機序列碼生成眼圖，並可以輸入抖動和偏移參數來分析其對眼圖的影響。

配電和EMC

資料傳輸速率的新增伴隨著更快的邊緣速率，有必要確保更寬頻帶內的電源穩定性。 高速系統可能會通過瞬態10A電流，並需要50mV的最大電源紋波，這意味著配電網絡在特定頻率範圍內的阻抗必須在5mÎ）以內。 例如，訊號的上升時間小於0.5ns。 頻寬範圍高達1.0GHz。

在千兆系統的設計中，必須避免同步雜訊（SSN）的干擾，並確保配電系統在頻寬內具有較低的阻抗。 通常，在低頻段，採用去耦電容器降低阻抗，在高頻段，主要考慮電源和地平面分佈。 圖4顯示了當電源層和接地層考慮去耦電容器時，以及當不考慮去耦電容器時，阻抗變化的頻率回應圖。

SpecctraQuest軟件可以分析封裝結構引起的同步雜訊的影響。 PowerIntegrity（PI）軟體使用配電系統的頻域分析，可以有效分析去耦電容器的數量和位置以及電源和接地層的影響，幫助工程師進行去耦電容器的選擇和放置、佈線和平面分佈分析。