PCB科技 - 信號完整性優化過孔的高速串列應用

在低頻時，通孔的影響很小。 但在高速串聯連接中，通孔會破壞整個系統。

在某些情况下, 在3.125Gbps, 他們可以使用, 寬孔徑. 以5 Gbps的速度將其轉變為支柱. 瞭解過孔限制的根本原因是優化其效能的第一步 設計 並對其進行驗證.

本文將描述一個簡單的過孔建模和模擬過程，從中可以獲得優化設計的一些關鍵點。

你不會碰巧 設計 可在2Gbps或更高速度下工作的互連. 為了達到目標資料傳輸速率, 必須優化互連. 在許多情况下, 過孔可能成為高速串聯連接的終點, 除非對過孔進行優化以减小其影響.

差异過孔問題的根本原因主要來自3個方面，90%是過孔存根，9%是過孔，另外1%是返回過孔。 所謂via流程就是要解决這3個關鍵點。

第一步是最小化通孔根部的長度。 根據經驗，過孔根的長度（以mils為組織）應小於300 mils/BR，BR是Gbps速率。

第二步是使孔路徑的穿透部分接近線路的阻抗，通常為100歐姆。 不同通孔的阻抗差通常小於100歐姆。 囙此，如果可能，儘量减小直徑，新增間距，清除孔，新增層上的通孔，並移除所有無用的襯墊。 此外，可以降低周圍線路的阻抗。 通常，即使65歐姆的阻抗差也會導致插入損耗小於-1 dB，更不用說15GHz、100歐姆的差分系統了。

最後，在訊號空間附近放置相鄰的返回過孔將有助於控制系統中普通訊號傳輸產生的訊號雜訊。 對於不同的系統，引入返回通孔對訊號質量並不一定至關重要，儘管這始終是一個好習慣。

一旦這些關鍵點得到優化，考慮到實際情況，我們總是會遇到同樣的問題，它會正常運行嗎？ 我在處理過孔的過程中做得够多了嗎？

回答此問題的一種方法是設定測試設備並進行量測。 這就是“測試效能”方法。 成本非常高、耗時且耗費資源，但最終結果將是您對大大提高產品可靠性的信心。 另一種方法是在確定硬體並提交施工之前類比最終設計。

準確類比差分過孔的唯一方法是使用3D全波電磁場解算器，如安捷倫科技和CST提供的解算器。 這些工具已被證明非常準確，很容易解釋不同和常見的影響，包括返回路徑的影響，但它們通常更複雜。 該工具的S數表示模塊可用於許多系統模擬器，以預測一級和二級效應。 這是一個完美的過程。

然而，對於某些通孔結構，差分阻抗特性可以用一個非常簡單的模塊來近似。 通過這種管道，分析預製可以縮短到幾分鐘，而不是幾小時甚至幾天。 它還可以深入分析過孔將面臨多少可能的問題，以及對設計相對重要的特性。 囙此，在評估高速系列中的通孔效應時，我們總是首先使用一個簡單的模型。 相對於投入的能源，回報是巨大的。

首先，差分通孔可以類比為具有差分阻抗和介電常數的統一差分對。 它被分成兩個或3個相等的部分，這取決於訊號層如何進入和離開過孔。 這些部分唯一的區別是它們的長度。 它們都有相同的微分阻抗或奇模阻抗，以及介電常數。

根據典型的雙杆阻抗分析模型，可以粗略估計兩個過孔的差分阻抗。 如圖1所示

差分阻抗可通過雙杆模型估算：

Z0=差動阻抗（歐姆）

D=通孔直徑（密耳）

s=中心到中心的距離（密耳）

Dk=有效介電常數約為4-6.5

例如，如果玻璃織物和樹脂的介電常數為5，間隙為60密耳，通孔直徑為30密耳，則微分阻抗為：

通孔通常小於100歐姆。 我們可以接受什麼樣的價值？ 對於信號完整性問題，最常見的答案是“這取決於” 如果插入損耗為-1dB是可以接受的，則通孔的阻抗可以低至65歐姆，但在100歐姆的環境中仍然可以滿足本效能規範的要求。

一般來說，只有使用此電力模型來類比整個連結，才能給您一個自信的答案。 這種簡單的差分對模型是在製造之前建立設計信心的必要元素。