PCB科技 - 常用的板級信號完整性分析模型

為了進行電路模擬，首先必須建立元件的模型，即對於電路模擬程式支援的各種元件，模擬程式中必須有相應的數學模型來描述它們，即可以由電腦操作來表示它們的計算公式。

理想的元件模型不僅要準確反映元件的電力特性，而且要適合在電腦上進行數值求解。 一般來說，設備模型的精度越高，模型本身就越複雜，所需的模型參數越多。 這樣，計算期間佔用的記憶體量新增，計算時間新增。 然而，集成電路通常包含大量的組件，並且設備模型複雜性的微小新增將使計算時間加倍。 相反，如果模型過於粗糙，分析結果將不可靠。 囙此，應根據實際需要確定所用組件模型的複雜性。

在 印刷電路板設計 基於信號完整性的電腦分析方法, 最覈心的部分是 印刷電路板板-液位信號完整性模型, 與傳統的設計方法不同. SI模型的正確性將决定設計的正確性, SI模型的可構建性决定了這種設計方法的可行性.

現時，構建器件模型的方法有兩種：一種是從器件的電力工作特性出發，將器件視為“黑箱”，量測其埠的電力特性，並在不涉及器件工作原理的情况下選取器件模型。， 稱為行為模型。 該模型的代表是宜必思模型和S參數。 其優點是建模和使用簡單方便，節省資源，應用範圍廣泛。 特別是在高頻、非線性和高功率的情况下，行為模型幾乎是唯一的選擇。 缺點是精度差，一致性無法保證，受測試技術和精度的影響。 另一種是基於組件的工作原理。 從器件的數學方程出發，得到的器件模型和模型參數與器件的物理工作原理密切相關。 SPICE模型是該模型中使用最廣泛的模型。 其優點是精度較高，特別是隨著建模方法的發展和電晶體科技的進步與規範，人們已經能够在多個層次上提供該模型，以滿足不同的精度要求。 缺點是模型複雜，計算時間長。

通常，驅動器和接收器模型由設備製造商提供，傳輸線模型通常從現場分析儀中選取。 包裝和連接器型號可由現場分析儀選取或由製造商提供。

有許多型號可用於 印刷電路板板-電子設計中的電平信號完整性分析. 其中, 有3種最常用的模型, 即香料, IBIS, Verilog AMS, 和VHDL-AMS.

1、SPICE模型

Spice是SimulationProgramwithIntegratedCircuitEmphasis的縮寫。 它是一種功能强大的通用類比電路模擬器，已有數十年的歷史。 該項目由加州大學伯克利分校電氣工程和計算科學系開發，主要用於集成電路。 在分析程式中，Spice網表格式已成為描述常用類比電路和電晶體級電路的標準。 作為美國國家工業標準，主要用於IC、類比電路、數模混合電路、電源電路等電子系統的設計與模擬。 由於Spice模擬程式採用了完全開放的策略，用戶可以根據自己的需要進行修改。 此外，該系統實用性強，推廣速度快。 它已經被移植到多個作業系統平臺上。

自從Spice問世以來，其版本一直在不斷更新。 有多種版本，如Spice2和Spice3。 新版本主要在電路輸入、圖形、資料結構和執行效率方面進行了增强。 人們普遍認為，Spice2G5是最成功和有效的。是的，未來的版本只是局部的改變。

同時，也產生了以Berkeley的Spice模擬程式算灋為覈心的各種商業Spice電路模擬工具。 它們在PC和UNIX平臺上運行。 其中許多都基於原始的SPICE2G6版本的原始程式碼。 這是一個公開發佈的版本。 版本，他們在Spice的基礎上做了大量的實際工作。 更常見的Spice模擬軟件包括Hspice、Pspice、Spectre、Tspice、，

SmartSpcie、伊斯皮斯等，雖然它們的覈心算灋相同，但模擬速度、精度和收斂性都不同。 其中，Synopsys的Hspice和Cadence的Pspice最為著名。 Hspice是事實上的香料行業標準類比軟體。 它是該行業使用最廣泛的產品。 它具有精度高、模擬功能强的特點。 但是，它沒有前端輸入環境，需要提前準備網表檔案。 它不適用於主要用戶。 積體電路設計的主要應用； Pspice是個人用戶的最佳選擇。 它具有圖形化的前端輸入環境、友好的使用者介面和高性價比。 主要用於印刷電路板板和系統級設計。

SPICE模擬軟件包括模型和模擬器兩部分。 由於模型與模擬器緊密集成，用戶很難添加新的模型類型，但添加新模型很容易，只需為現有模型類型設定新的參數。

SPICE模型由兩部分組成：模型方程（ModelEquations）和模型參數（ModelParameters）。 由於提供了模型方程，SPICE模型可以與模擬器的算灋緊密聯系，可以獲得更好的分析效率和分析結果。

現時，SPICE模型已廣泛應用於電子設計中，它可以對電路進行非線性直流分析、非線性暫態分析和線性交流分析。 所分析電路中的元件可以包括電阻、電容、電感、互感、獨立電壓源、獨立電流源、各種線性受控源、傳輸線和有源半導體器件。 SPICE具有內寘的半導體器件型號，用戶只需選擇型號級別並提供合適的參數。

當使用SPICE模型在 印刷電路板板 數量, IC設計者和製造商有必要對集成電路I的SPICE模型提供詳細和準確的描述/O單元子電路和電晶體特性的製造參數. 因為這些資料通常屬於設計師和製造商的知識產權和機密, 只有少數電晶體製造商會在提供晶片產品的同時提供相應的SPICE型號.

SPICE模型的分析精度主要取決於模型參數的來源（即數據的準確性）和模型方程的適用範圍。 模型方程與各種數位模擬器的組合也可能影響分析的準確性。 此外，印刷電路板板級SPICE模型有大量的模擬計算，分析比較耗時。

二、IBIS機型

IBIS是I/OBufferInformationSpecification的縮寫。 它是一種基於I/V曲線快速、準確地建模I/O緩衝器的方法。 它是反映晶片驅動和接收電力特性的國際標準。 它提供了一種標準的檔案格式來記錄驅動源輸出阻抗、上升/下降時間和輸入負載等參數，非常適合於振盪和串擾等高速電路設計中的計算和模擬。

為了製定統一的IBIS格式，EDA公司、IC供應商和最終用戶成立了IBIS格式開發委員會，IBIS開放論壇也應運而生。 它由多家EDA製造商、電腦製造商、電晶體製造商和大學組成。

1993年，格式開發委員會發佈了IBIS的第一個標準版本1.0，並不斷修訂。 最新的官方版本是2004年發佈的4.1版。 V4.1主要添加到多語言模型中。 支持BerkeleySPICE、VHDL-AMS和Verilog AMS，IBIS模型能够對整個系統進行建模，並且模型應用程序的範圍已經大大擴展，但這需要同時支持這些模型的混合模擬引擎。 模擬，囙此模型軟件的大規模應用將需要時間。 IBIS標準已得到EIA的認可，定義為ANSI/EIA-656-A標準。 每個新版本都會添加一些新內容，但這些新內容只是IBIS模型檔案中的可選項，而不是必需項，這確保了IBIS模型的向後相容性。

現在，數十家EDA公司已成為IBIS開放論壇的成員。 支持IBIS的EDA公司為不同的設備提供IBIS模型和軟件模擬工具。 越來越多的電晶體製造商開始提供其產品的IBIS模型。 由於IBIS模型不需要描述輸入/輸出單元的內部設計和電晶體製造參數，囙此受到電晶體製造商的歡迎和支持。 現在各大數位積體電路製造商在提供晶片的同時，都可以提供相應的IBIS型號。

IBIS規範本身只是一種檔案格式。 它解釋了如何在標準IBIS檔案中記錄晶片驅動器和接收器的不同參數，但沒有解釋如何使用這些記錄的參數。 IBIS模型需要使用這些參數。 要讀取的類比工具。

IBIS模型只提供了驅動器和接收器行為的描述，但沒有洩露電路內部結構的知識產權細節。 換句話說，賣家可以使用IBIS模型來說明他們最新的門級設計工作，而不會向競爭對手透露太多的產品資訊。 此外，由於IBIS是一個簡單的模型，印刷電路板板級模擬使用查錶計算，囙此計算量較小，與相應的全Spice3極管級模型模擬相比，可以節省10-15倍的計算量。

IBIS提供了兩條完整的I/V曲線，表示驅動器的高電平和低電平狀態，以及特定轉換速度下的狀態過渡曲線。 I/V曲線的功能是為IBIS提供建模非線性效應的能力，如保護二極體、TTL圖騰極驅動源和發射極跟隨器輸出。 IBIS模型的分析精度主要取決於I/V和V/T錶中數據點的數量以及數據的準確性。

與Spice模型相比，IBIS模型的優勢可以總結如下：

它可以提供輸入/輸出非線性方面的精確模型，同時考慮封裝和ESD結構的寄生參數；

提供比結構化方法更快的模擬速度； v

它可以用於系統板級或多板信號完整性分析和模擬。 IBIS模型可以分析的信號完整性問題包括：串擾、反射、振盪、過沖、欠沖、阻抗不匹配、傳輸線分析和拓撲分析。 IBIS尤其能够精確類比高速振盪和串擾。 它可用於檢測上升時間條件下以及某些物理測試無法解决的情况下最壞情况下的訊號行為； v

模型可從電晶體製造商處免費獲得，用戶無需為模型支付額外費用； v

幾乎所有信號完整性分析工具都接受IBIS模型，與行業中廣泛的模擬平臺相容。 v

當然，IBIS並不完美，它也有以下缺點：

許多晶片製造商缺乏對IBIS模型的支持。 v

沒有IBIS模型，IBIS工具就無法工作。 雖然IBIS檔案可以手動創建或通過Spice模型自動轉換，但如果無法從製造商處獲得最小上升時間參數，則任何轉換工具都無能為力。

IBIS不能理想地處理上升時間受控的驅動器型電路，尤其是那些包含複雜迴響的電路；

IBIS缺乏類比地面炸彈譟音的能力。 IBIS模型2.1版包含描述不同引脚組合的互感，從中可以選取一些非常有用的地面反彈資訊。 它不起作用的原因是建模方法。 當輸出從高電平跳到低電平時，較大的接地反彈電壓會改變輸出驅動器的行為。 v

3、Verilog AMS模型和VHDL-AMS模型

與Spice模型和IBIS模型相比，Verilog AMS和VHDL-AMS模型出現較晚，是一種行為模型語言。 作為硬體行為級建模語言，Verilog AMS和VHDL-AMS分別是Verilog和VHDL的超集，而Verilog-A是Verilog AMS的子集。

在類比/混合訊號（AMS）語言中，與SPICE和IBIS模型不同，在AMS語言中，由用戶編寫描述組件行為的方程式。 與IBIS模型類似，AMS建模語言是一種獨立的模型格式，可用於許多不同類型的模擬工具。 AMS方程也可以在許多不同的級別編寫：電晶體級別、輸入/輸出單元級別、輸入/輸出單元組等。唯一的要求是製造商可以編寫描述埠輸入/輸出關係的方程。

事實上，AMS模型也可用於非電力系統組件。 通常，可以更簡單地編寫模型，以加快模擬速度。 更詳細的模型通常需要更多的時間來類比。 在某些情况下，相對簡單的行為模型比Spice模型更精確。

由於Verilog AMS和VHDL-AMS都是新的標準，它們僅在過去五年中才被採用。 到目前為止，只有少數電晶體製造商可以提供AMS型號。 支持AMS的模擬器優於SPICE和IBIS。 較少的 然而，AMS模型在印刷電路板板級信號完整性分析中的可行性和計算精度並不亞於SPICE和IBIS模型。

3.21999

4.12004VHDL-AMS1999

Verilog-AMS1998

4模型驗證

無論您决定選擇哪個模型和模擬工具，您使用的方法都必須有效。 至少，必須保證模型的準確性和完整性。 例如，接收器的IBIS模型必須包括Vinl和Vinh的值，驅動器的IBIS模型必須包括VMEA的值。 IBIS模型的資料表可以通過圖形顯示工具進行檢查，如Mentor的VisualIBISEditor或Cadence的ModelIntegrity工具。

同時，模型必須能够通過模擬器的測試。 可以使用簡單的點到點互連來驗證模型，例如檢測是否存在收斂問題。 請注意，互連必須至少包括一段傳輸線，以便觀察。 反射、過沖和箝比特二極體的箝比特特性。

最後，必須通過實際的硬體測試再次檢查模型。 當然，裝置的實際工作條件不能與模擬參數完全一致，獲得的量測數據也不能與模擬結果完全一致，但反映的裝置特性應一致，如在相同載荷條件下的邊緣斜率和超調量。 振幅、訊號曲線形狀等應相似。

5型號選擇

由於沒有統一的模型來完成所有印刷電路板板級的信號完整性分析，在高速數位印刷電路板板的設計中，有必要將上述模型進行混合，以最大程度地建立關鍵訊號和敏感訊號的傳輸模型。

對於離散無源元件，您可以尋求製造商提供的SPICE模型，或通過實驗量測直接建立和使用簡化的SPICE模型，或使用專業的建模工具（如3D和2D電磁場模型選取軟件）進行建模。

對於關鍵的數位積體電路，您必須尋求製造商提供的型號，如IBIS型號或Spice。 現時，大多數積體電路設計者和製造商可以在通過網站或其他管道提供晶片的同時，提供所需的IBIS型號。 通常不提供IBIS型號。 如有必要，可從製造商處獲得。

對於非關鍵集成電路，如果製造商的IBIS型號不可用，也可以根據晶片引脚的功能選擇類似或默認的IBIS型號。 當然，也可以通過實驗量測建立簡化的IBIS模型。

For 這個 transmission line on 這個 印刷電路板板, 簡化的傳輸線SPICE模型可用於信號完整性預分析和空間求解分析, 根據實際佈局設計，佈線後需要使用完整的輸電線路SPICE模型進行分析. 如果需要更精確的分析, 需要對輸電線路進行精確建模, 可以使用二維或3維模型選取工具.