PCB科技 - 高速高密度PCB設計面臨新挑戰

隨著電子產品的複雜性和效能的不斷提高, 印刷電路板的密度及其相關設備的頻率不斷增加, 以及工程師在高速高密度設計中面臨的各種挑戰 印刷電路板 s也在新增. In addition to the well-known signal integrity (SI) issues, 高速下一個熱點 印刷電路板 technology should be power integrity (PI), EMC公司/EMI公司公司, 和熱分析.

隨著競爭的不斷加劇，製造商在產品發佈時間上面臨著越來越大的壓力。 如何利用先進的EDA工具和優化的方法和流程，高品質、高效率地完成設計，已成為系統製造商和設計工程師必須面對的問題。

熱點：從信號完整性轉向電源完整性

在高速設計方面, 人們首先想到的是信號完整性問題. 信號完整性主要是指訊號線上訊號傳輸的質量. 當電路中的訊號能够以所需的定時到達接收晶片引脚時, 持續時間和電壓幅值, 電路具有良好的信號完整性. 當訊號不能正常響應或訊號質量不能使系統長期穩定工作時, 將出現信號完整性問題. 信號完整性主要表現在延遲等幾個方面, 反射, 串擾, 時間安排, 和振盪. 一般認為，當系統工作在50MHz時, 將出現信號完整性問題, 隨著系統和設備頻率的不斷上升, 信號完整性問題將更加突出. 組件的參數和 印刷電路板板, 組件在 印刷電路板 board, 高速訊號的佈線會導致信號完整性問題, 導致系統運行不穩定, 甚至無法正常運行.

信號完整性科技經過幾十年的發展，其理論和分析方法已日趨成熟。 關於信號完整性問題，信號完整性不是某人的問題。 它涉及到設計鏈的每個環節。 不僅系統設計工程師、硬體工程師和印刷電路板工程師必須考慮到這一點，而且在製造過程中甚至不能忽視這一點。 要解决信號完整性問題，必須依靠先進的模擬工具。

相對於信號完整性，電源完整性是一項相對較新的科技，被認為是高速高密度印刷電路板設計中最大的挑戰之一。 電源完整性意味著在高速系統中，PDS電源傳輸系統在不同頻率下具有不同的阻抗特性，囙此印刷電路板上的電源層和接地層之間的電壓在電路板上的任何地方都不相同。 導致電源不連續，產生電源雜訊，晶片無法正常工作； 同時，由於高頻輻射，電源完整性問題也會帶來EMC/EMI問題。 如果不能很好地解决電源完整性問題，將嚴重影響系統的正常運行。

通常，電源完整性問題主要通過兩種方法來解决：優化電路板的堆棧設計和佈局，以及添加去耦電容器。 當系統頻率小於300～400MHz時，去耦電容可以起到抑制頻率、濾波和阻抗控制的作用。 在正確的位置放置合適的去耦電容器將有助於减少系統電源完整性問題。 但當系統頻率較高時，去耦電容的影響較小。 在這種情況下，只有通過優化電路板的層間距設計和佈局或其他降低電源和接地雜訊的方法（如適當匹配以减少電力傳輸系統的反射問題）等，才能解决電源完整性問題，同時抑制EMC/EMI。

關於信號完整性和功率完整性之間的關係，信號完整性是時域中的一個概念，更容易理解，而功率完整性是頻域中的一個概念，這比信號完整性更難，但在某些方面它與信號完整性有相似之處。 電源完整性對工程師的技能要求更高，是高速設計的新挑戰。 它不僅涉及板級，還涉及晶片和封裝級。 建議做高速電路板設計的工程師在解决信號完整性的基礎上做電源完整性。 “.

通過類比“軟化”您的設計

模擬是對虛擬樣機的一種測試，它考慮了所有方面。 隨著設計變得越來越複雜，工程師不可能實現每個方案。 此時，他們只能使用高級類比而不是實驗來做出判斷。

在當今的系統設計中，除了高速高密度電路板帶來的挑戰外，產品快速推出的壓力使得模擬成為系統設計不可或缺的手段。 設計者希望在設計階段利用先進的模擬工具發現問題，從而高效、高品質地完成系統設計。

以傳統管道 電路板設計, 工程師很少求助於類比. 更頻繁地, it uses reference 設計s 和 設計 guidelines (ie white papers) provided by upstream chip manufacturers to 設計 in combination with the actual experience of 工程師s, 然後對設計產生的原型進行測試，找出問題並修改設計. 這一次又一次, 直到問題基本解决. 即使偶爾使用模擬工具進行設計, 僅限於部分電路. 修改電路意味著時間延遲. 在產品快速推出的壓力下，這種延遲是不可接受的. 特別是對於大型系統, 一個小的修改可能需要顛覆整個設計. 它給製造商帶來的損失是不可估量的.

產品品質難以保證, 開發週期無法控制, 過度依賴工程師的經驗 these factors make it difficult for the above 設計 methods to cope with the challenges brought by the increasingly complex high-speed 和 高密度印刷電路板設計, 囙此，必須使用高級類比. 解决它的工具. “上游晶片製造商給出的設計方案是基於他們自己的原型, 系統製造商的產品不能與上游製造商的產品完全相同； 同時, 一個晶片的設計要求可能與另一個相衝突. 必須對其進行類比，以確定設計方案.".

從某種意義上說，模擬是讓軟件完成對虛擬樣機的功能評估，而這只能通過測試物理樣機來完成。 這是一個更“軟”和更經濟的解決方案。

然而，高速高密度電路板的模擬不同於傳統的模擬。 Mentor圖形科技工程師Yulifu表示： “傳統的類比是針對原理圖進行的。它只是新增激勵並查看輸出以確定功能是否正確；而高速類比是基於功能是否正確的前提，這取決於設計。效能如何？它不僅適用於原理圖，也適用於印刷電路板設計。使用類比工具，您可以判斷 ch方案更接近實際需求，在滿足效能要求的基礎上，判斷哪個方案成本較低。

在規劃和系統成本之間找到平衡。 Yulifu表示：“使用模擬工具，可以判斷系統改進的方向是否正確，為設計指明方向，提高首個板的成功率，並使產品更快上市。然而，無論模擬結果與測試結果多麼接近，它都無法替代實際的測試系統。”

測試是對系統性能的真實判斷，包括所有真實的環境因素。 然而，模擬是對虛擬原型的“測試”。 它針對特定的條件。 沒有任何工具可以同時考慮所有實際情況。 類比 然而，隨著科技的發展和工具的不斷改進，類比結果與實際測試結果的近似程度越來越高，對設計的指導意義也越來越大，但同時對工程師提出了更高的要求——儘管工具越來越容易使用， 模擬結果的判斷和改進方法都取決於工程師的科技水准和理論基礎。

現時，在高速印刷電路板模擬中，最不理想的效果是EMC/EMI。 這是因為對於高速系統，由於通孔效應的影響，需要對系統進行3維建模，以有效類比真實環境。 然而，對於像印刷電路板這樣的大型複雜系統，很難對其進行3維建模。 Yulifu表示，現時主要採用專家檢查的方法，將EMC/EMI問題轉化為符合國際通用標準的印刷電路板佈局和佈線規則。

此外，在3維分析方面，Ansoft和Apsim等公司可以提供專業的工具和方法，這些工具可以與Cadence和Mentor圖形系統工具結合使用。

效率的選擇：自動佈線與並行設計

原理圖設計不僅僅是“跟踪”電路，還有許多其他要求。 原理圖設計工具應該能够將這些需求帶到下一步，支持自動佈線、功能類比等。

為了尋找更高效的設計路徑，解决產品上市的時間壓力，並將產品快速推向市場，自動佈線和並行設計科技應運而生。

“如果您能充分利用自動佈線科技，您可以减少繪圖時間，並將印刷電路板的設計效率提高一倍以上。” 但是，如果要實現自動路由，必須使用電氣化規則管理器來集成系統設計工程師和硬體設計工程師。 電路的設計要求傳遞給印刷電路板工程師。

對於早期較簡單的系統, the usual practice is for 硬體工程師 to write down the design requirements one by one and tell the 印刷電路板設計 engineer how to do it. 但對於複雜系統, 面對成千上萬的連接和無數的需求, 硬體工程師無法逐一記錄這些規則, and 印刷電路板 設計工程師無法逐一檢查和實施. 此時, 需要電氣化規則管理器來管理各種設計需求. 硬體工程師和 印刷電路板 設計工程師可以在同一個規則管理器的基礎上協同工作.

對於自動佈線科技，“如果一家公司沒有很好地掌握該科技，信號完整性問題無法很好地解决，建議不要使用自動佈線。因為如果你不能定義好的規則，你將無法正確驅動自動佈線。” 無論這些工具多麼發達，電腦都無法完全取代人腦的行為，囙此不可能實現100%的自動佈線。 上述自動路由實際上是一種互動式自動路由，需要人工參與：自動路由前的一些規則需要人工進一步確定； 自動佈線完成後，需要工程師進行驗證和修改。

對於傳統的、相對低速的系統設計，許多工程師可能有這樣的經驗，使用Cadence的OrCAD繪製示意圖，然後使用Mentor的Power印刷電路板進行佈局。 但這種方法已不再適用於高速設計領域。 “數據無法在不同製造商的工具之間完全轉換。例如，傳統的讀取網表的方法無法將原理圖中的某些電力特性和要求帶到印刷電路板設計中，囙此不適合高速設計。”

除了自動佈線外，並行設計也是提高大型系統設計效率的有效方法。 並行設計是一種協同設計，即將一塊電路板分為多個部分，多人同時進行設計。 Yulif表示，現時的Mentor圖形工具已經可以用於並行設計。 如果將設計保存在一台機器上，另一台機器可以立即看到它，並且兩側的線可以自動連接在一起。 可以減輕不同設計之間的集成任務。 Yulif表示：“到今年年底，Mentor Graphics的全動態並行設計工具extreme印刷電路板將上市。届時，工程師將能够像在網絡上玩CS一樣執行全實时並行設計。被另一方實时看到可以促進不同地方的工程師之間的合作。” 對於並行設計，不僅需要良好的設計工具，而且需要良好的設計方法。 並行設計不應劃分得太細或太寬。 兩到3個人比較合理，否則想法太分散，不利於設計。

超出 印刷電路板：高速問題的系統級注意事項

當系統從數百兆位元組發展到數十兆位元組時，晶片設計、封裝設計和系統設計不再是單獨考慮的。 對於高端產品，在設計晶片時應考慮封裝設計和系統設計。

在解决了軟件本身的問題後，如何簡化流程，减少工程師在流程中的錯誤，使工程師能够投入更多的精力進行設計，使產品儘快進入市場，也成為EDA廠商正在考慮的內容。

通常地, 系統上的連接線從I/O of the chip (Silicon), 穿過封裝的凸塊和基板, 到達包的pin, 然後通過 印刷電路板 到pin, 基底, 另一個包的碰撞和鎖定. 晶片I/O. 炸薯條, 包裝材料, 電路板是3個不同的區域. 以前的工程師在設計時不會全面考慮它們, 他們也不知道其他工程師的想法. 然而, 隨著設計頻率的新增, 晶片面積减小, 設計週期縮短, 製造商應考慮包裝設計和 印刷電路板設計 when designing chips, 使3者有效結合. “此時, 無論是從信號完整性的角度還是從設計週期的角度, 我們應該同時考慮矽封裝板的設計, 協調他們之間的關係. 例如, 有時會有很多困難的時間安排問題可以在包中輕鬆解决."