精密PCB製造、高頻PCB、高速PCB、標準PCB、多層PCB和PCB組裝。
隨著集成電路器件集成度的提高, 設備的逐漸小型化和設備的增長速度, 電子產品中的電磁干擾問題越來越嚴重. 從EMC的角度來看/系統設備的電磁干擾設計, 正確處理EMC/中的EMI問題 印刷電路板設計 設備階段是系統設備滿足電磁相容標準最有效、成本最低的方法. 介紹了數位電路中的電磁干擾控制科技 印刷電路板設計.
1電磁干擾產生和抑制原理
電磁干擾的產生是由電磁干擾源通過耦合路徑向敏感系統傳輸能量引起的。 它包括3種基本形式：導線或公共接地傳導、空間輻射或近場耦合。 電磁干擾的危害表現為降低傳輸訊號的質量，對電路或設備造成干擾甚至損壞，使設備無法滿足電磁相容標準規定的技術指標要求。
為了抑制EMI，數位電路的EMI設計應按照以下原則進行：
. 根據相關EMC/EMI技術規範，將名額分解為單板電路，並在不同級別進行控制。
. 從EMI的3個要素，即干擾源、能量耦合路徑和敏感系統進行控制，使電路具有平坦的頻率回應，確保電路的正常穩定運行。
. 從設備前端設計入手，注重EMC/EMI設計，降低設計成本。
2 EMI control technology of digital circuit 印刷電路板
在處理各種形式的電磁干擾時，必須詳細分析具體問題。 在數位電路的印刷電路板設計中，EMI可以從以下幾個方面進行控制。
2.1設備選擇
在設計電磁干擾時，我們必須首先考慮所選設備的速度。 在任何電路中，如果將上升時間為5ns的設備替換為上升時間為2.5ns的設備，EMI將新增約4倍。 電磁干擾的輻射强度與頻率的平方成正比。 最高EMI頻率（fknee）也稱為EMI發射頻寬。 它是訊號上升時間而非訊號頻率的函數：fknee=0.35/Tr（其中Tr是設備的訊號上升時間）
這種輻射EMI的頻率範圍為30MHz至數GHz。 在這個頻帶中，波長很短，甚至電路板上很短的接線也可能成為發射天線。 當EMI較高時，電路很容易失去正常功能。 囙此，在器件的選擇上，在保證電路效能要求的前提下，應儘量使用低速晶片，並應採用合適的驅動/接收電路。 此外，由於器件的引線引脚都具有寄生電感和寄生電容，在高速設計中，器件封裝形式對訊號的影響不容忽視，因為它也是產生EMI輻射的重要因素。 通常，SMD器件的寄生參數小於挿件器件的寄生參數，BGA封裝的寄生參數小於QFP封裝。
2.2連接器選擇和訊號端子定義
連接器是高速訊號傳輸的關鍵環節，也是容易產生電磁干擾的薄弱環節。 在連接器的端子設計中可以佈置更多的接地引脚，以减少訊號與地面之間的距離，减少連接器中產生輻射的有效訊號環路面積，並提供低阻抗返回路徑。 必要時，考慮用接地引脚隔離一些關鍵訊號。
2.3堆疊設計
在成本允許的前提下，新增地平面層的數量並將訊號層靠近地平面層可以减少EMI輻射。 對於高速印刷電路板，電源面和接地板緊密耦合，可以降低電源阻抗，從而降低EMI。
2.4佈局
根據訊號電流的流向，合理的佈局可以减少訊號之間的干擾。 合理的佈局是控制電磁干擾的關鍵。 佈局的基本原則是：
. 類比信號容易受到數位信號的干擾，類比電路應與數位電路分開；
. 時鐘線是干擾和輻射的主要來源。 遠離敏感電路，保持時鐘線最短；
. 在板的中心區域應儘量避免大電流、大功率電路，並應考慮散熱和輻射的影響；
. 連接器應儘量佈置在板的一側，遠離高頻電路；
. 輸入/輸出電路靠近相應的連接器，去耦電容靠近相應的電源引脚；
. 充分考慮電源分區佈局的可行性，多個電源設備應跨越電源分區區域邊界放置，以有效减少平面分區對電磁干擾的影響；
. 返回平面（路徑）未分割。
2.5接線
. 阻抗控制：高速訊號線將呈現傳輸線的特性，需要進行阻抗控制以避免訊號反射、過沖和振鈴，並减少EMI輻射。
. 根據不同訊號（類比信號、時鐘訊號、I/O訊號、匯流排、電源等）的EMI輻射强度和靈敏度，對訊號進行分類，儘量將干擾源和敏感系統分開，减少耦合。
. 嚴格控制時鐘訊號（尤其是高速時鐘訊號）的跟踪長度、過孔數量、分區區域、終端、佈線層、返回路徑等。
.訊號回路, 那就是, 由訊號流出到訊號流入形成的回路, 是EMI控制的關鍵 印刷電路板設計 接線時必須控制. 瞭解每個按鍵訊號的流向, 鑰匙訊號的佈線應靠近返回路徑，以確保其環路面積最小.
對於低頻訊號，使電流流過電阻最小的路徑； 對於高頻訊號，使高頻電流流過電感最小的路徑，而不是電阻最小的路徑（見圖1）。 對於差模輻射，EMI輻射强度（E）與電流、電流回路面積和頻率平方成正比。 （I是電流，A是環路面積，f是頻率，r是到環路中心的距離，k是常數。）
囙此，當最小電感回路恰好位於訊號線下方時，可以减小電流回路的面積，從而降低EMI輻射能量。
. 關鍵訊號不得穿過分段區域。
. 高速差分訊號接線應盡可能緊密耦合。
. 確保帶狀線、微帶線及其基準面符合要求。
. 去耦電容器的引線應短而寬。
. 所有訊號跡線應盡可能遠離電路板邊緣。
. 對於多點連接網絡，選擇合適的拓撲以减少訊號反射和EMI輻射。
2.6電源板的折開處理
. 電源層分段
當主電源板上有一個或多個子電源時，確保每個電源區域的連續性和足够的銅箔寬度。 分界線不需要太寬，一般20-50mil的線寬就足以减少縫隙輻射。
. 地面層分離
地平面應保持完整，以避免分裂。 如果必須分開，則必須區分數位接地、類比接地和雜訊接地，並通過出口處的公共接地點連接到外部接地。
為了减少電源的邊緣輻射，電源/地平面應遵循20H的設計原則，即地平面的尺寸比電源平面的尺寸大20H（見圖2），這樣邊緣場輻射强度可以降低70%。
3其他電磁干擾控制方法
3.1電力系統設計
. 設計低阻抗電力系統，確保配電系統在低於fknee的頻率範圍內的阻抗低於目標阻抗。
. 使用濾波器控制傳導干擾。
. 電源去耦。 在EMI設計中，提供合理的去耦電容可以使晶片可靠工作，降低電源中的高頻雜訊，降低EMI。 由於導線電感等寄生參數的影響，電源及其電源線的響應速度較慢，使得高速電路中驅動器所需的暫態電流不足。 合理設計電源層的旁路或去耦電容器和分佈式電容器，以便在電源響應之前利用電容器的儲能效應快速向設備提供電流。 正確的電容去耦可以提供低阻抗功率路徑，這是降低共模EMI的關鍵。
3.2接地
接地設計是降低整個電路板電磁干擾的關鍵。
. 確保使用單點接地、多點接地或混合接地。
. 數位接地、類比接地和雜訊接地應分開，並應確定合適的公共接地點。
. 如果雙面板設計沒有地線層，則合理設計地線網格，並確保地線寬度>電源線寬度>訊號線寬度非常重要。 也可以使用大面積鋪砌方法，但必須注意同一樓層上大面積鋪砌的連續性。
. 對於多層板設計，確保有一個接地層，以降低公共接地阻抗。
3.3串聯連接阻尼電阻器
在電路順序要求允許的前提下，抑制干擾源的基本科技是在關鍵訊號輸出端串聯一個小電阻，通常是一個22-33Ω電阻。 這些在輸出端串聯的小電阻可以减慢上升/下降時間，平滑過沖和欠沖訊號，從而降低輸出波形的高頻諧波的幅度，達到有效抑制EMI的目的。
3.4遮罩
. 關鍵部件可使用EMI遮罩資料或遮罩網。
. 關鍵訊號的遮罩可設計為帶狀線，或由關鍵訊號兩側的地線隔開。
3.5擴頻
擴頻（spread spectrum）方法是一種新的有效的降低電磁干擾的方法。 擴頻是對訊號進行調製，將訊號能量擴展到相對較寬的頻率範圍。 實際上，這種方法是對時鐘訊號的控制調製，並且這種方法不會顯著增加時鐘訊號的抖動。 實際應用證明，擴頻科技是有效的，可以將輻射降低7-20dB。
3.6電磁干擾分析和測試
. 模擬分析
印刷電路板佈線完成後，可以使用EM I模擬軟件和專家系統進行模擬分析，類比EMC/EMI環境，評估產品是否符合相關電磁相容標準的要求。
. 掃描測試
使用電磁輻射掃描儀掃描組裝好並通電的機器磁片，以獲得 印刷電路板 (as shown in Figure 3, 紅色, 綠色, and blue-white areas in the figure indicate the electromagnetic radiation energy from low to high). 根據測試結果, 印刷電路板設計 正在改進.
4總結
隨著新型高速晶片的不斷開發和應用, 訊號頻率越來越高, 以及 印刷電路板板 that carry them may become smaller and smaller. 印刷電路板設計 將面臨更嚴峻的電磁干擾挑戰. 只有不斷探索和不斷創新，才能使EMC/電磁干擾設計 印刷電路板 董事會成功.
