電路設計 - 旁觀者高速PCB設計經驗

學習 高速PCB 設計是一個“無愧於求”並不斷積累經驗的過程. 通過提問和觀看他人的問答，可以獲得許多意想不到的收穫.

1 設計高速時 多層PCB, 電阻器和電容器包裝選擇的主要依據是什麼? 哪些套裝軟體是常用的, 你能給我舉幾個例子嗎?

0402常用於手機； 06.03是通用的高速訊號模塊； 其基礎是封裝越小，寄生參數越小。 當然，同一包裝不同廠家的高頻效能有很大差异。

建議在關鍵位置使用高頻特殊組件。

2、在設計PCB時如何考慮電磁相容性EMC/EMI，需要考慮哪些方面？ 採取了哪些措施？

電磁干擾/電磁相容設計必須考慮設備的位置、PCB堆棧的佈置、重要連接的佈線以及佈局開始時設備的選擇。

例如，時鐘生成器的位置不應靠近外部連接器。 高速訊號應盡可能傳輸到內層。 注意特徵阻抗匹配和參攷層的連續性，以减少反射。 設備推動的訊號轉換率應盡可能小，以降低高度。 在選擇去耦/旁路電容器時，頻率分量應注意其頻率回應是否滿足降低功率面雜訊的要求。

此外，注意高頻訊號電流的返回路徑，使回路面積盡可能小（即回路阻抗盡可能小），以减少輻射。 地面也可以劃分高頻雜訊的控制範圍。

最後，正確選擇PCB和外殼之間的主機殼接地。

3.對於高速多層PCB，電源線、地線和訊號線的適當線寬設定是什麼？ 常見的設定是什麼？ 你能舉個例子嗎？ 例如，如何將工作頻率設定為300Mhz？

對於300MHz訊號，必須進行阻抗類比，以計算線寬和線路與地面之間的距離； 電力線需要根據電流大小確定線寬。 在混合訊號PCB中，“線”通常不代表接地，而是代表整個平面，以確保回路電阻最小，並且訊號線下有一個完整的平面。

4、當談到模數混合系統時，有人建議劃分電力層，接地層應為銅箔，有人建議劃分電力接地層，在電源端子處連接不同的接地，但訊號的返回路徑很遠。 如何為具體應用選擇合適的方法？

如果存在高頻>20MHz的訊號線，並且長度和數量相對較大，則該類比高頻訊號至少需要兩層。

一層訊號線，一層大面積接地，訊號線層需要在地面上打足够的通孔。

其目的是：

a、對於類比信號，這提供了完整的傳輸介質和阻抗匹配；

b、接地層將類比信號與其他數位信號隔離；

c、接地回路足够小，因為您已經製作了許多過孔，而接地是一個大平面。

5.在高速訊號鏈的應用中，多個ASIC有類比和數位接地。 地面是否應該分開？ 現有的指導方針是什麼？ 哪個效果更好？

現時還沒有結論。 在正常情况下，您可以參考晶片手册。

所有ADI混合晶片的手册都建議您採用接地方案，根據晶片設計，有些建議用於公共接地，有些建議用於隔離接地。

6、在高速PCB設計中，蛇形軌跡適合哪種情况？ 有什麼缺點嗎？ 例如，對於差分接線，要求兩組訊號正交。

由於應用程序不同，蛇形路由具有不同的功能：

a、如果電腦板中出現蛇形軌跡，它主要作為濾波器電感和阻抗匹配，以提高電路的抗干擾能力。 電腦主機板中的蛇形軌跡主要用於一些時鐘訊號，如PCI Clk、AGPCIK、IDE、DIMM和其他訊號線。

b、在普通PCB板中，除了起濾波電感的作用外，還可以用作無線電天線的電感線圈等。 例如，它在2.4G對講機中用作電感器。

c. 某些訊號的佈線長度必須嚴格相等. 高速線路的等長線路 數位PCB板 is to keep the delay difference of each signal within a range and ensure the validity of the data read by the system in the same cycle (delay When the difference exceeds one clock cycle, the data of the next cycle will be read incorrectly).

例如，INTELHUB架構中有13個HubLink，使用233MHz的頻率。 長度必須嚴格相等，以消除時滯造成的隱患。 繞組是唯一的解決方案。

通常，延遲差要求不超過1/4個時鐘週期，並且每組織長度的線路延遲差也是固定的。 延遲與線寬、線寬、銅厚度和層結構有關，但過長的線會新增分佈電容和分佈電感。， 訊號質量下降。 囙此，時鐘IC引脚通常終止，但蛇形軌跡不作為電感。

相反，電感會改變訊號上升沿高次諧波的相移，導致訊號質量惡化。 囙此，要求蛇形線間距至少為線寬的兩倍。 訊號的上升時間越小，越容易受到分佈電容和分佈電感的影響。

d、蛇形軌跡在某些特殊電路中充當分佈參數LC濾波器。