電路設計 - 高速電路的電磁相容性分析與設計

電磁相容性是指當電力和電子系統及設備在特定電磁環境中以規定安全限值內的設定水准運行時，不會因外部電磁干擾而損壞或劣化為無法修復的效能。 同時，它們產生的電磁輻射不大於驗證的極限水准，且不影響其他電子設備或系統的正常運行，以達到設備與設備、系統與系統之間互不干擾、可靠協同工作的目的。

1電磁相容性因素

(1) Frequency characteristics of resistance. 在數位電路中, 電阻器的主要功能是限制電流和確定固定電平. 在一個 高頻電路, 電阻器兩端存在的高頻寄生電容會損壞正常電路特性. 相同電阻的引脚電感對電路的EMC有很大影響.

(2) The frequency characteristic of the capacitor. 電容器通常用於電源匯流排. 它們提供解耦, 旁路並保持固定的直流電壓和電流. 然而, 在裡面 高頻電路, 當電路的工作頻率超過電容器的自諧振頻率時, 其寄生電感將使電容器表現為電感特性, 從而失去原有功能，影響電路效能.

（3）電感的頻率特性。 電感器用於控制印刷電路板中的EMI。 當電路的工作頻率新增時，電感器的等效阻抗將隨著頻率的新增而新增。 當電路的工作頻率超過電感工作頻率的上限時，電感會影響電路的正常工作。

（4）電線的頻率特性。 印刷電路板和元件引線上的跡線具有寄生電感和電容。 這些寄生電感和電容會影響導線的頻率特性，從而可能導致元件和導線之間發生共振，導致導線成為電磁干擾的重要發射天線。 通常，導線在低頻段具有電阻特性，在高頻段具有電感特性。 囙此，在印刷電路板上，導線的長度通常要求小於工作頻率波長的二十分之一，以防止導線成為電磁干擾源。

（5）靜電。 靜電放電問題已成為電子產品的一大公害，可能對產品造成永久性損壞。 囙此，在產品設計中，必須採取相應的靜電防護措施。 常用的防靜電措施包括選擇防靜電資料、採取電力隔離措施、提高產品的絕緣强度、設定良好的靜電屏蔽層和放電通道。

（6）電源。 隨著高頻開關電源的廣泛應用和電力系統負荷的不斷增加，電源對產品的干擾問題逐漸成為影響產品EMC特性的重要因素。 囙此，一些易受干擾的敏感設備沒有直接使用交流電源，而是切換到直流電源。 雖然這新增了系統的複雜性和成本，但它有效地提高了系統的穩定性。

（7）雷電。 閃電本質上是一種强靜電放電過程，可以中和正負電荷。 由此產生的強電磁脈衝是各種電子設備損壞的主要原因。 雷電對電子設備的影響包括直擊雷和感應雷。 現時，各種室內電子設備一般不易受到直擊雷的影響，但它們仍然容易受到感應雷的損壞。 為了保證電子設備的安全運行，必須對電子設備進行防雷保護。 常用的防雷措施包括安裝避雷針、安裝避雷器和防雷電纜。

2電磁相容性要素

理論和實踐研究證明，無論是一個複雜的系統還是一個簡單的設備，任何電磁干擾都必須滿足3個基本條件：某個干擾源的存在、有干擾的完整耦合通道以及被干擾對象的響應。

2.1電磁干擾源

電磁干擾源是指任何元素, 裝置, 設備, 產生電磁干擾的系統或自然現象. 高頻電路對電磁干擾特別敏感, 囙此，需要採取多種措施來抑制電磁干擾. 通過理論和實驗分析, 眾所周知 高頻電路, 電磁干擾主要來自以下方面：

（1）設備運行產生的雜訊干擾

（A）數位電路工作時會產生電磁干擾。

（B）訊號電壓和電流變化引起的電磁場干擾。

（2）高頻訊號雜訊干擾

（A）串擾：這意味著當訊號在傳輸通道上傳輸時，由於電磁耦合，會對相鄰傳輸線產生不良影響。 受干擾訊號似乎注入了一定的耦合電壓和耦合電流。 過多的串擾可能會導致電路錯誤觸發、時間延遲，並導致系統無法正常工作。

（b）回波損耗：當高頻訊號在電纜和通信設備中傳輸時，遇到不均勻波阻抗時會反射訊號。 這種反射不僅會新增訊號的傳輸損耗，而且傳輸訊號的失真對傳輸效能有很大影響。

（3）電源雜訊干擾

中的電源雜訊 印刷電路板 主要由電源本身產生的雜訊或干擾引起的雜訊組成, 主要表現為：1. 電源本身固有阻抗引起的分佈式雜訊； 2 共模場干擾； 3 差模場干擾； 4 線對線干擾； 5 電力線耦合器.

（4）接地雜訊干擾

由於地線上的電阻和阻抗，當電流通過地線時，將產生電壓降。 當電流足够大或工作頻率足够高時，電壓降將足够大，從而對電路造成干擾。 地線引起的雜訊干擾主要包括接地回路干擾和共阻抗耦合干擾。

（A）接地回路干擾：當多個功能單元連接到地線時，如果地線中的電流足够大，將在設備之間的連接電纜上產生電壓降。 由於不同電路之間的電力特性不平衡，每條導線上的電流將不同，囙此將產生差模電壓，從而影響電路。 此外，外部電磁場也可能在接地回路中感應電流，造成干擾。

（b）共阻抗耦合干擾； 當多個功能單元共用同一條地線時，由於地線阻抗的存在，每個單元的地電位會相互調製，從而導致每個單元的訊號之間產生干擾。 在高頻電路中，電路處於高頻工作狀態，接地阻抗往往很大。 此時，共阻抗耦合干擾尤為明顯。

消除共阻抗耦合的方法有兩種：一種是降低共地部分的阻抗, 這樣公共接地上的電壓也會降低, 從而控制公共阻抗耦合. 另一種方法是通過正確接地避免容易相互干擾的電路的公共接地. 通常地, 避免強電回路和弱電回路共用接地, 數位電路和類比電路的公共接地. 如前所述, 降低地線阻抗的覈心問題是降低地線的電感. 這包括使用扁平導體作為地線, 使用多個相距很遠的平行導體作為地線. 對於 印刷電路板, 在雙層板上鋪設接地網可以有效降低地線阻抗. 在一個 multilayer board, 一層特殊的地線阻抗很小, 但這會新增電路板的成本. . 通過適當接地避免共同阻抗的接地方法是並聯單點接地. 並聯接地的缺點是接地線太多. 因此, 在實踐中, 所有電路無需與單點接地並聯. 對於相互干擾較小的電路, 可採用單點串聯接地. 例如, 電路可根據强訊號進行分類, 微弱訊號, 類比信號, 數位信號, 等., 然後在類似電路內採用單點串聯接地, 不同類型電路的單點並聯接地.

2.2抑制耦合通道

高速電路中電磁干擾的主要耦合通道包括輻射耦合、傳導耦合、電容耦合、電感耦合、功率耦合和接地耦合。

對於輻射耦合，主要的抑制方法是使用電磁遮罩將干擾源與敏感物體有效隔離。

對於傳導耦合，主要方法是在訊號佈線過程中合理安排高速訊號線的方向。 應盡可能避免用於輸入和輸出端子的導線，以避免訊號迴響或串擾。 可以在兩根平行導線之間添加接地線以將其隔離。 對於外部連接訊號線，應盡可能縮短輸入引線，並新增輸入端阻抗。 最好遮罩類比信號輸入線。 當板上訊號線的阻抗不匹配時，會導致訊號反射。 當印刷導線較長時，電路電感會導致阻尼和振盪。 通過串聯阻尼電阻（電阻值通常為22 2 200 hm，典型值為470 hm），可以有效抑制振盪，增强抗干擾能力，改善波形。

對於電感和電容的耦合干擾，可以從以下兩個方面進行抑制：一是選擇合適的元件，對於電感和電容，應根據不同元件的頻率特性進行選擇，對於其他元件，應根據不同元件的頻率特性進行選擇。 選擇寄生電感和電容較小的設備。 另一方面，合理佈局佈線，儘量避免長距離平行佈線。 電路中電力互連點之間的接線應最短。 訊號（尤其是高頻訊號）線的角應設計為45度方向，或圓形或弧形，且不得以小於或等於90度的角度繪製。 相鄰的佈線表面導線採用垂直、傾斜或彎曲軌跡的形式，以减少過孔的寄生電容和電感。 過孔和引脚之間的引線越短越好，可以考慮並聯多個過孔。 或微型過孔，以减少等效電感。 在選擇元件封裝時，應選擇標準封裝，以减少封裝失配引起的引線阻抗和寄生電感。

對於電源耦合和接地耦合，應首先注意降低電源線和接地線的阻抗，並且必須採取必要的措施，以防止由公共阻抗、串擾和反射引起的波形失真和振盪。 在每個集成電路的電源線和地線之間連接旁路電容器，以縮短開關電流的流動路徑。 電源線和地線設計成網格狀，而不是梳狀。 這是因為網格形狀可以顯著縮短電路環路，降低線路阻抗，减少干擾。 當多個集成電路安裝在印刷電路板上，並且一些元件消耗大量的功率，並且地線具有較大的電位差，形成共同的阻抗干擾時，建議將地線設計為閉環，其沒有電位差，具有較高的雜訊容限。 引線應盡可能縮短，每個集成電路的接地應以最短的距離連接到電路板的入口接地，以减少印刷導線產生的尖峰。 使地線和電源線與資料傳輸方向保持一致，以提高電路板的雜訊容限。 儘量使用多層印刷電路板，以减少接地電位差，减少電源線阻抗和訊號線之間的串擾。 當沒有多層板和必須使用雙面板時，地線必須盡可能加寬。 通常，地線的厚度應為通過導線的實際電流的3倍。 公共電源線和地線儘量分佈在印製板兩側邊緣。 將一個1mFë½Î10mF的鉭電容器連接到電源匯流排插頭進行去耦，並將一個0.01mFë½Î0.1mF的高頻陶瓷電容器與去耦電容器並聯。

2.3保護敏感物體

敏感物體的保護主要集中在兩個方面。 一方面，切斷了敏感物體與電磁干擾之間的通道。 二是降低敏感對象的靈敏度。

電子設備的靈敏度是一把雙刃劍。 一方面，用戶希望電子設備具有高靈敏度，以提高接收訊號的能力； 另一方面，高靈敏度也意味著它們更容易受到雜訊的影響。 囙此，應根據具體情況確定電子設備的靈敏度。

對於類比電子設備，通常採用的方法是使用首選電路，如設計低雜訊電路、减少頻寬、抑制干擾傳輸、平衡輸入、抑制干擾和選擇高品質電源。 通過這些方法，可以有效降低電子設備對電磁干擾的敏感性，提高設備的抗干擾能力。

對於數位電子設備，在工作名額允許的情况下，應使用具有高直流雜訊容限的數位電路。 例如，CMOS數位電路的直流雜訊容限遠高於TTL數位電路； 如果名額允許，儘量使用開關速度較低的數位電路，因為開關速度越高，由此引起的電壓或電流變化越快，電路之間就越容易產生耦合干擾； 在電路可接受的前提下，應盡可能提高閾值電壓，並通過在電路前設定分壓器或調壓管來提高閾值電壓； 採用負載阻抗匹配的方法，即使負載阻抗等於訊號線的波阻抗，也可以消除數位信號傳輸。 在這個過程中由於折射和反射造成的失真。 在正常情况下，敏感物體的保護需要與干擾源的遮罩和耦合通道的抑制相結合，並根據實際情況在實踐中反復實驗，以達到最佳的保護效果。

總結

電磁相容分析與設計 高速電路板 是一項非常系統的工作，需要大量的工作經驗積累. 電磁相容性設計是電子系統能否實現功能和滿足設計名額的關鍵之一. 隨著電子系統複雜性的新增和工作頻率的新增, 電磁相容性設計在電子設計中的地位將越來越突出. 更重要的是.