PCB 기술 - 고속 PCB 전송선의 영향을 피하는 방법

고속 PCB 전송선 문제로 인한 영향에 대해 다음과 같은 몇 가지 측면에서 이러한 영향을 통제하는 방법을 논의할 것입니다.

1 중요 네트워크 케이블의 길이를 엄격히 제어

설계에 고속 변환 에지가 있는 경우 전송선이 PCB에 미치는 영향을 고려해야 합니다.현재 매우 높은 클럭 주파수를 가진 고속 집적 회로 칩에 일반적으로 사용되는 문제는 다음과 같습니다.CMOS 또는 TTL 회로를 사용하여 설계하면 작동 주파수가 10MHz 미만이어야 하며 케이블 길이가 7인치 이상이어서는 안 된다는 몇 가지 기본 원칙이 있습니다.50MHz의 경우 연결 길이는 1.5인치 이상이어야 합니다.작동 빈도가 75MHz 이상이면 케이블 길이가 1인치여야 합니다.GaAs 칩의 최대 케이블 길이는 0.3인치여야 합니다.이 기준을 넘으면 송전선로 문제가 생긴다.

2 경로설정 토폴로지의 합리적 계획

고속 PCB 전송선의 영향을 해결하는 또 다른 방법은 올바른 경로설정 경로와 터미널 토폴로지를 선택하는 것입니다.경로설정 토폴로지 구조는 네트워크 케이블의 경로설정 순서와 경로설정 구조를 나타냅니다.고속 논리 부품을 사용할 때, 흔적선 분지의 길이가 비교적 짧지 않는 한, 빠르게 변화하는 가장자리를 가진 신호는 신호 간선 흔적선의 분지 흔적선에 의해 왜곡될 것이다.정상적인 상황에서 PCB 경로설정은 두 가지 기본 토폴로지, 즉 데이지 체인 경로설정과 별 분포를 사용합니다.

데이지 체인 경로설정의 경우 경로설정은 제어 끝에서 시작하여 각 수신 끝에 차례로 도달합니다.직렬 저항을 사용하여 신호 특성을 변경하는 경우 직렬 저항의 위치는 구동 포트에 가까워야 합니다.데이지 체인은 경로설정의 고조파 간섭을 제어하는 데 가장 효과적입니다.그러나이 경로설정 방법은 가장 낮은 분포율을 가지며 100% 분포하기가 쉽지 않습니다.실제 설계에서는 데이지 체인 경로설정의 브랜치 길이를 최대한 짧게 만듭니다.보안 길이 값은 Stub Delay<=Trt*0.1이어야 합니다.

예를 들어, 고속 TTL 회로의 브랜치 끝은 1.5인치 미만이어야 합니다.이 토폴로지 구조는 케이블 연결 공간이 적고 단일 저항기 끝을 사용할 수 있습니다.그러나 이런 배선 구조는 서로 다른 신호 수신단의 신호 수신을 비동기적으로 한다.

스타 토폴로지 구조는 클럭 신호의 비동기식 문제를 효과적으로 피할 수 있지만 고밀도 PCB 보드에서 수동으로 케이블을 연결하는 것은 매우 어렵습니다.자동 라우터를 사용하는 것이 별 배선을 완료하는 가장 좋은 방법입니다.각 분기마다 단자 접합 저항기가 필요하다.단말기 저항기의 저항은 연결의 특성 저항과 일치해야 한다.이렇게 하면 수동으로 계산하거나 CAD 도구를 사용하여 특성 임피던스 값과 끝 일치 저항 값을 계산할 수 있습니다.

위의 두 예에서는 간단한 단자 저항기가 사용되었습니다.실제로 더 복잡한 일치 터미널을 선택할 수 있습니다.첫 번째 옵션은 RC 일치 단자입니다.RC 일치 단자는 전력 소비량을 줄일 수 있지만 신호가 비교적 안정적일 때만 사용할 수 있다.이 방법은 시계선 신호와 일치하는 데 가장 적합하다.단점은 RC 일치 단자의 커패시터가 신호의 모양과 전파 속도에 영향을 줄 수 있다는 것입니다.

직렬 저항 일치 단자는 추가 전력 소비량은 발생하지 않지만 신호 전송은 느려집니다.이 방법은 시간 지연의 영향이 크지 않은 버스 구동 회로에 사용된다.직렬 저항 일치 단자의 장점은 온보드 장치의 수와 케이블 밀도를 줄일 수 있다는 것이다.

마지막 방법은 일치하는 터미널을 분리하는 것입니다.이런 방식으로 일치하는 부품은 수신단 근처에 배치해야 합니다.장점은 신호를 낮추지 않고 소음을 잘 피할 수 있다는 것이다.일반적으로 TTL 입력 신호(ACT, HCT, FAST)에 사용됩니다.

또한 단자 일치 저항기의 패키지 유형과 설치 유형도 고려해야 합니다.일반적으로 SMD 표면에 장착된 저항기는 통공 컴포넌트보다 감전감이 낮기 때문에 SMD 패키징 컴포넌트가 선호됩니다.일반 직렬 저항기를 선택한 경우 수직 및 수평 두 가지 설치 옵션도 있습니다.

수직 설치 모드에서는 저항기의 장착 핀이 매우 짧기 때문에 저항기와 회로 기판 사이의 열 저항을 낮추어 저항기의 열이 공기 중으로 더 쉽게 발산될 수 있습니다.그러나 더 긴 수직 설치는 저항기의 감전을 증가시킨다.설치가 비교적 낮기 때문에, 수평 설치는 비교적 낮은 전기 감각을 가지고 있다.그러나 과열된 저항은 표류한다.최악의 경우 저항이 길을 열어 PCB 흔적선 단말기 매칭에 실패하고 잠재적인 고장 요인이 될 수 있다.

3 전자기 간섭을 억제하는 방법

신호 무결성 문제에 대한 좋은 해결책은 PCB 보드의 전자기 호환성을 향상시킵니다 (EMC).그 중 매우 중요한 점은 PCB 보드가 잘 접지되어 있는지 확인하는 것입니다.복잡한 설계에 있어서 접지층이 있는 신호층을 사용하는 것은 매우 효과적이다.이밖에 회로기판의 가장 바깥쪽의 신호밀도를 최소화하는것도 전자기복사를 줄이는 좋은 방법이다.이 방법은 PCB의 설계 및 제조를 "표면 적층" 기술을 사용하여 "구축"할 수 있습니다.표면 적층은 공공공정 PCB에 얇은 절연층과 이를 관통하기 위한 미세 구멍의 조합을 추가해 구현된다.저항과 용량은 표층 아래에 묻을 수 있으며, 단위 면적의 흔적선 밀도는 거의 두 배가 될 것이다.PCB의 크기를 줄입니다.PCB 면적의 감소는 흔적선의 토폴로지 구조에 큰 영향을 미치는데, 이는 전류 회로가 감소하고, 분지 흔적선의 길이가 감소하며, 전자기 복사와 전류 회로의 면적이 거의 비례한다는 것을 의미한다;이와 동시에 작은 사이즈의 특징은 고밀도의 지시선발을 사용하여 부품을 봉인할수 있다는것을 의미하는데 이는 반대로 도선의 길이를 감소시켜 전류회로를 줄이고 전자기호환성특성을 제고시켰다.

4 추가 가용 기술

집적회로칩 전원에 있는 전압의 순간 과충을 줄이기 위해서는 집적회로칩에 디커플링 콘덴서를 추가해야 한다.이것은 스팸이 전원에 미치는 영향을 효과적으로 제거하고 전원 회로가 인쇄판에 미치는 복사를 줄일 수 있다.

디커플링 콘덴서가 전원층이 아닌 집적회로의 전원 파이프 발에 직접 연결될 때 부드러운 가시의 효과가 가장 좋다.이것이 바로 어떤 설비의 콘센트에는 디커플링 콘덴서가 있고, 어떤 설비는 디커플링 콘덴서와 설비 사이의 거리가 충분히 작아야 하는 이유이다.

모든 고속 및 고출력 장치는 가능한 한 함께 배치하여 전원 전압의 순간적 과충을 줄여야 합니다.

전원 계층이 없으면 긴 전원 연결은 신호와 루프 사이에 루프를 형성하여 방사선과 민감한 회로가 됩니다.

PCB 흔적선이 같은 네트워크 케이블이나 다른 흔적선을 통과하지 않고 회로를 형성하는 경우를 개환이라고 한다.회로가 동일한 네트워크 케이블의 다른 컨덕터를 통과하면 닫힌 회로가 됩니다.이 두 경우 모두 안테나 효과 (유선 안테나와 링 안테나) 가 형성됩니다.안테나는 외부에서 EMI 방사선을 생성하며 그 자체도 민감한 회로입니다.폐쇄고리는 반드시 고려해야 할 문제이다. 왜냐하면 그것이 발생하는 복사는 폐쇄고리의 면적과 거의 비례하기 때문이다.