PCB 기술 - 고속 PCB 상호 연결 설계 기반 테스트 기술 해결

PCBinterconnection 설계 기술에는 테스트, 시뮬레이션 및 다양한 관련 표준이 포함되며, 여기서 테스트는 다양한 시뮬레이션 분석 결과를 검증하는 방법 및 수단입니다.우수한 테스트 방법 및 방법은 PCB 상호 연결 설계 및 분석을 보장하는 데 필요합니다.전통적인 신호 파형 테스트의 경우 Pigtail이 불필요한 노이즈를 도입하지 않도록 프로브 지시선의 길이에 중점을 둡니다.본고는 주로 상호 연결 테스트 기술의 새로운 응용과 발전을 논술하였다.

최근 몇 년 동안 신호 속도가 끊임없이 향상됨에 따라 테스트 대상에 현저한 변화가 생겼다.그것은 더 이상 전통적인 오실로스코프 테스트 신호 파형에 국한되지 않는다.전원 접지 소음, 동기식 스위치 소음 (SSN) 및 지터 (jitter) 는 PCB 상호 연결 설계 엔지니어들이 주목하는 초점이되었으며 무선 주파수 분야의 일부 기기는 PCB 상호 연결 설계에 응용되었습니다.PCB 상호 연결 설계에서 일반적으로 사용되는 테스트 장비에는 스펙트럼 분석기, 네트워크 분석기, 오실로스코프 및 이러한 장비에 사용되는 다양한 프로브 및 클램프가 포함됩니다.증가하는 신호 속도에 적응하기 위해 이러한 테스트 장비의 사용에 큰 변화가 발생했습니다.이 글은 이러한 테스트 기기를 도구로 삼아 주로 다음과 같은 몇 가지 측면에서 최근 몇 년 동안 PCB 상호 연결 설계와 테스트 기술의 발전을 소개했다.

1. 테스트 교정 방법

2. 소스 없는 컴포넌트 모델링 방법

3. 전원 무결성 테스트

4. 시계 신호 디더링 테스트 방법

글의 마지막에는 방금 끝난 DesignCon2005 회의와 결합하여 미래 테스트 기술의 발전을 간략하게 소개할 것이다.

교정 방법

세 가지 자주 사용하는 테스트 기기 중에서 네트워크 분석기의 교정 방법이 가장 엄격하고, 그 다음은 스펙트럼 분석기이며, 오실로스코프의 교정 방법도 가장 간단하다.따라서 네트워크 분석기의 교정 방법에 대해 살펴보겠습니다.네트워크 분석기에는 Thru, TRL 및 SOLT와 같은 세 가지 일반적인 교정 방법이 있습니다.

Thru, TRL 및 SOLT의 세 가지 방법

Thru의 본질은 규범화입니다.교정 중에 네트워크 분석기는 고정장치의 테스트 결과(S21_C)를 기록합니다.실제 테스트에서는 테스트 결과(S21_M)를 S21_C로 직접 나누어 DUT의 테스트 결과(S21_A)를 얻는다.Thru 정렬은 테스트 고정장치의 불일치와 공간의 전자기 결합으로 인한 반사를 무시하므로 정렬 정밀도가 가장 낮습니다.이 교정 방법은 S21만 테스트하고 정밀도가 높지 않은 경우 사용할 수 있습니다.

PCB와 같은 비동축 구조에서는 트래킹, 오버홀 및 커넥터의 특성을 테스트해야 하는 경우가 있습니다.이 경우 테스트 기기 공급업체가 표준 교정 부품을 제공하지 않아 테스트 직원이 테스트 교정 포트에서 개로, 합선, 일치 부하 등 교정 부품을 잘 제작하기 어려워 기존 SOLT 교정이 불가능하다.TRL 보정을 사용하면 표준 보정 부품이 필요하지 않고 테스트 보정 포트가 원하는 위치로 확장될 수 있다는 장점이 있습니다.현재 TRL 교정은 PCB 패브릭 테스트에 널리 사용되고 있습니다.

SOLT는 일반적으로 표준 교정 방법으로 간주됩니다.교정 모델에는 12개의 교정 오차 매개변수가 있습니다.각종 오차는 합선, 회로 개설, 부하 및 패스스루를 통해 교정됩니다. 테스트 장비 공급업체는 일반적으로 동축 교정 부품만 제공하기 때문에 SOLT 교정 방법은 비동축 구조에 사용할 수 없습니다.

위의 세 가지 교정 방법은 모두 신호 흐름도를 통해 상세하게 분석할 수 있는데, 그 중 각 오차 파라미터는 신호 흐름도에 상응하는 파라미터가 있다.신호 흐름도를 통해 다양한 교정 방법의 오차 민감도를 명확하게 파악하여 실제 테스트의 오차 범위를 파악할 수 있습니다.여기서 제시해야 할 점은 표준 SOLT 교정 방법을 사용하더라도 교정 모델에서 다섯 개의 오차 매개변수가 무시된다는 것입니다.정상적인 상황에서 이 다섯 개의 오차 파라미터는 교정 정밀도에 영향을 주지 않는다.그러나 사용하는 동안 고정장치 설계를 조정하지 않으면 교정할 수 없습니다.

스펙트럼 분석기는 교정을 위한 표준 소스를 제공합니다.교정 시 내부 표준 소스를 테스트 고정장치를 통해 입력 포트에 연결하기만 하면 됩니다.교정 시간은 약 10분이다.오실로스코프의 교정은 심지어 더 간단하다.프로브를 내부 표준 소스에 연결하고 확인합니다.교정하는 데 1 분 정도 걸립니다.

소스 없는 컴포넌트 테스트 및 모델링

신호 속도가 부단히 높아짐에 따라, 신호 링크에서 무원 부품의 역할은 점점 더 중요해지고 있다.시스템 성능 시뮬레이션 분석의 정확성은 종종 소스 없는 부품 모델의 정확성에 달려 있습니다.따라서 소스 없는 컴포넌트의 테스트와 모델링은 각 장비 공급업체의 PCB 상호 연결 설계의 중요한 부분이 되고 있습니다.자주 사용되는 소스 없는 컴포넌트는 다음과 같습니다.

1. 커넥터

2. PCB 흔적선과 오버홀

3. 커패시터

4. 인덕션(자기)

고속 신호 무결성 설계에서 커넥터는 신호 링크에 가장 큰 영향을 미칩니다.일반적으로 사용되는 고속 커넥터의 경우 TRL 교정 방법에 따라 교정 고정장치를 제작하고 커넥터에 대한 테스트 모델링을 수행하여 시뮬레이션 분석을 수행합니다.PCB 트랙과 오버홀의 테스트 모델링 방법은 커넥터와 유사합니다.TRL 교정은 또한 테스트 포트를 원하는 위치로 이동한 다음 테스트 모델링을 수행하는 데 사용됩니다.

커패시터 모델은 신호 무결성 분석에 사용되며 더 중요한 것은 전력 무결성 분석에 사용됩니다.업계에서 흔히 사용하는 용량 모델링 기기는 임피던스 분석기와 네트워크 분석기가 있어 서로 다른 주파수 대역에 적용된다.임피던스 분석기는 저주파 대역에, 네트워크 분석기는 고주파 대역에 각각 적용됩니다.실제 테스트에서 전력 무결성 테스트를 위해 네트워크 분석기를 사용하는 경우 모델링 및 어플리케이션의 일관성을 보장하기 위해 용량 모델링의 전체 주파수 대역에서 네트워크 분석기를 사용하는 것이 좋습니다.커패시터의 임피던스는 매우 작기 때문에 네트워크 분석기로 모델링할 때 일반적으로 병렬 모드를 사용합니다.현재 산업에서 콘덴서 모델링이 아직 해결하지 못한 문제는 클램프와 콘덴서 간의 상호 결합을 어떻게 제거하여 클램프가 모델링 결과에 미치는 영향을 줄이는 것이다.

기존의 전원 설계에서는 일반적으로 소음 간섭을 줄이기 위해 센서 (마그네틱) 를 사용하여 전원을 분리합니다.실제 설계에서는 일반적으로 분리 감지 (캐비닛) 를 제거하고 전원 공급 장치의 소음을 줄입니다.인덕터 (자기) 가 다른 필터 부품과 공진하기 때문입니다.이를 피하기 위해서는 공명을 피하기 위해 센싱 (자기 구슬) 을 모델링하고 시뮬레이션할 필요가 있습니다.업계에서 많이 사용되는 인덕션 (마그네틱) 모델링 방법도 네트워크 분석기를 사용합니다.구체적인 방법은 용량 모델링과 유사하다.다른 점은 센서 (자기 구슬) 는 직렬 모델링이고, 콘덴서는 병렬 모델링이라는 것이다.

위의 몇 가지 소스 없는 컴포넌트의 모델링은 주로 신호 무결성 및 전력 무결성에 사용됩니다.최근 몇 년 동안 EMI 시뮬레이션 분석은 점차 발전하기 시작했으며 EMI 소스 없는 컴포넌트의 테스트 모델링은 점차 PCB 상호 연결 설계가되었습니다.집중그림 1은 콘덴서의 임피던스 곡선을 보여줍니다.

전원 무결성 테스트

칩의 출력이 계속 증가하고 작업 전압이 계속 낮아짐에 따라 전원 소음은 점차 PCB 상호 연결 설계에서 관심의 대상이 되었다.테스트 대상을 보면 전력 무결성 테스트는 전력 시스템 특성 테스트와 전력 접지 소음 테스트의 두 단계로 나눌 수 있다.전자는 시스템 전원 부분의 성능 (패시브 테스트) 을 테스트하는 것이고, 후자는 시스템이 작동할 때의 전원 접지 소음 (액티브 테스트) 을 직접 테스트하는 것이다.동기식 스위치 노이즈는 전원 접지 노이즈로도 분류할 수 있습니다.

전력 시스템의 성능을 테스트할 때 일반적으로 네트워크 분석기를 사용하는데, 테스트 대상은 전력 시스템의 자체 임피던스와 전송 임피던스이다.일반적으로 전원 시스템의 임피던스는 네트워크 분석기 시스템의 임피던스 (50 옴) 보다 훨씬 작기 때문에 테스트 중에 교정하기만 하면 됩니다.전력 시스템의 임피던스는 공식 S21=Z/25를 사용하여 얻을 수 있습니다.그림 2는 단일 보드의 전원 임피던스 특성을 보여줍니다.

스펙트럼 분석기와 오실로스코프를 사용하여 전원 소음을 테스트할 수 있습니다.스펙트럼 분석기의 입력 포트를 DC 구성 요소에 연결할 수 없습니다.따라서 전원 노이즈를 테스트할 때는 테스트 고정장치에 DC Blocking을 직렬로 연결해야 합니다.스펙트럼 분석기의 입력 임피던스는 50옴이며, 전원 접지 네트워크의 임피던스는 보통 밀리옴 수준이기 때문에 테스트 클램프는 측정 시스템에 영향을 주지 않는다.오실로스코프의 입력 임피던스는 설정에 따라 달라집니다.텍 TDS784의 경우 저주파 마감 주파수는 결합 모드와 시스템 임피던스의 변화에 따라 달라진다.

상술한 방법은 모두 단판에서 전원지소음을 측정하는데 진정으로 칩의 작업에 영향을 주는것은 칩중의 전원지소음이다.이때 동기식 스위치 노이즈 테스트를 사용하여 칩의 전원 접지 노이즈를 확인할 필요가 있습니다.칩에 N개의 IO 포트가 있다고 가정하면 그 중 하나는 정적으로 유지되고 다른 하나는 N-1이 동시에 뒤집혀 정적 네트워크의 신호 파형, 즉 동기식 스위치 노이즈를 테스트합니다.동기식 스위치 노이즈에는 전원 공급 장치와 접지 노이즈 및 패키지에서 서로 다른 신호 간의 간섭이 포함됩니다.아직 이 둘을 완전히 구분할 방법은 없다.

클럭 신호 디더링 테스트

일부 고급 제품에서 디더링은 점차 제품 성능에 영향을 주는 중요한 지표가 되었다.시계 신호의 떨림과 문제 위치를 측정하기 위해 스펙트럼 분석기를 사용하는 방법만 간단히 설명합니다.데이터 신호에 대한 디더링 테스트는 잠시 포함되지 않습니다.

대부분의 시스템에서 시계는 결정 발진기나 자물쇠 링에 의해 생성됩니다.시계 신호의 디더링 테스트는 상대적으로 간단하며 고급 테스트 장비가 필요하지 않으며 일반적인 스펙트럼 분석기를 사용하여 문제를 파악할 수 있습니다.이상적인 시계 신호의 스펙트럼은 깨끗한 이산 스펙트럼으로 시계 주파수 배수의 분량만 있다.시계 신호가 떨리면 방판이 이 곱셈기 근처에 나타나고 떨림은 이 방판의 출력에 비례한다.

스펙트럼 분석기를 사용하여 클럭 디더링을 테스트하는 구체적인 방법은 클럭 신호 링크에서 테스트 가능한 지점을 찾아 DC Blocking을 통해 신호를 스펙트럼 분석기에 연결하고 테스트 결과를 관찰하는 것입니다.테스트 고정장치는 선형 시스템이므로 새로운 스펙트럼 컴포넌트가 생성될 염려가 없습니다.앞에서 말한 바와 같이 시계는 모두 결정 발진기나 자물쇠 링에 의해 발생한다.이런 상황에서 시계의 떨림을 도입하는 중요한 원인은 결정발진기나 자물쇠 링의 전원소음이다.상술한 방법으로 얻은 결정 발진기나 자물쇠 링의 전원 소음을 시계 스펙트럼의 옆판과 비교하면 기본적으로 시계가 떨리는 원인을 확인할 수 있다.이 문제를 해결하는 방법은 시계 스펙트럼의 옆 판막에 따라 결정 발진기나 자물쇠 링의 필터 회로를 재설계하는 것이다.일반적으로 이러한 문제는 필터 콘덴서를 합리적으로 선택하여 해결할 수 있습니다.

DesignCon2005 기술 지침

DesignCon은 커넥티드 기술 분야에서 매년 첫 번째 세션입니다.올해 DesignCon 2005 년 컨퍼런스에서는 주로 다음과 같은 기술 동향이 나타났습니다.

1.순수 전력 무결성 시뮬레이션 및 테스트는 업계에서 이미 많은 응용이 있으며 더 이상 분석 작업의 난점이 아닙니다.

2.커패시터와 센싱 (자기 구슬) 의 모델링은 업계에서 널리 보급되었고, 그 방법은 상대적으로 완전하다.

3. PCB 상호 연결 설계의 중점은 이미 패키지로 옮겨졌고, 판급 분석은 더욱 성숙해졌다.스위치 노이즈 시뮬레이션과 테스트를 병행하는 것이 업계의 관심사로 떠오르고 있다.

4.디더링 테스트 방법과 표준은 점차 업계의 관심사로 떠오르고 있습니다.컨퍼런스에서 많은 테스트 장비 공급업체가 자체 디더링 분석기를 출시했습니다.

요약

이 문서에서는 현재 PCBinterconnection 설계 분야의 테스트 객체 및 테스트 방법을 간략하게 설명합니다.신호 속도가 높아짐에 따라 전원과 접지 소음, 패시브 모델링, 디더링 등 새로운 테스트 내용이 점차 등장하고 있다. 저자는 자신의 업무 경험을 바탕으로 이러한 새로운 테스트 내용에 대한 테스트 방법을 제시한다.전통적인 신호 파형 테스트에서 주로 고려하는 것은 지선의 길이를 줄여 꼬리 섬유가 소음에 결합되지 않도록 하고 테스트 정밀도를 낮추는 것이다.미래의 PCB 상호 연결 설계에서 신호 작업 주파수의 증가로 인해 작업 중점은 칩 패키지로 옮겨질 것이며, 관련 테스트 및 모델링 기술은 작업 중점이 될 것이다.