PCB 기술 - 고속 PCB 설계 가이드 9: IC 패키지의 특성을 파악하는 방법

IC 패키지에 디커플링 콘덴서를 직접 배치하면 EMI를 효과적으로 제어하고 신호의 무결성을 향상시킬 수 있습니다.본고는 IC의 내부 패키지부터 EMI의 출처와 IC 패키지가 EMI 제어에서의 역할을 분석한 다음에 패키지의 선택, 핀 구조의 고려, 출력 드라이브와 디커플링 콘덴서의 설계 방법 등 11가지 효과적인 EMI 제어 설계 규칙을 제시했다.설계 엔지니어가 새로운 설계에서 최적의 EMI 억제 성능을 위해 가장 적합한 통합 회로 칩을 선택할 수 있도록 지원합니다.기존 시스템 수준 EMI 제어 기술은 다음과 같습니다.

(1) 회로는 패러데이 박스에 봉인되어 있다 (주의, 회로가 포함된 기계 봉인은 밀봉해야 한다). EMI 차폐를 실현한다;

(2) 시스템의 회로기판이나 I/O 포트에 필터와 감쇠 기술을 사용하여 EMI 제어를 실현한다;

(3) 전류회로의 전장과 자기장을 엄격히 차단하거나 회로기판에 적합한 설계기술을 채용하여 PCB 흔적선과 회로기판층의 용량과 전감(자가차폐)을 엄격히 통제함으로써 EMI 성능을 제고한다.

EMI 제어에는 일반적으로 이러한 기술의 조합이 필요합니다.일반적으로 EMI 소스에 가까울수록 EMI 제어에 드는 비용은 줄어듭니다.PCB의 집적 회로 칩은 EMI의 가장 중요한 에너지 공급원입니다.따라서 집적회로칩의 내부 특성을 깊이 이해할 수 있다면 PCB와 시스템급 설계에서 EMI 제어를 간소화할 수 있다.

PCB 보드 및 시스템 수준의 설계 엔지니어들은 일반적으로 EMI 소스가 PCB라고 생각합니다.PCB 설계 측면에서 EMI를 개선하기 위해 많은 작업을 할 수 있는 것은 분명하다.그러나 EMI 제어를 고려할 때 설계 엔지니어는 IC 칩의 선택을 먼저 고려해야합니다.패키징 유형, 편향 전압 및 칩 공정 (예: CMOS, ECL, TTL) 과 같은 집적 회로의 일부 특성은 전자기 간섭에 큰 영향을 미칩니다.이 문서에서는 이러한 문제를 중점적으로 다루고 IC가 EMI 통제에 미치는 영향에 대해 설명합니다.

1. EMI의 출처

디지털 집적회로가 논리적으로 높음에서 논리적으로 낮음으로 변환되거나 논리적으로 낮음에서 논리적으로 높음으로 변환되는 동안 출력에서 발생하는 방파 신호의 주파수는 EMI를 일으키는 유일한 주파수 분량이 아니다.방파는 엔지니어들이 관심을 갖는 EMI 주파수 분량을 구성하는 주파수 범위가 넓은 정현 고조파 분량을 포함한다.최고 EMI 주파수는 EMI 송신 대역폭이라고도 하며, 신호 주파수의 함수가 아니라 신호 상승 시간의 함수이다.EMI 송신 대역폭의 계산 공식은 F=0.35/Tr입니다.

여기서 F는 주파수이고 단위는 GHz입니다.Tr은 ns(나노초) 단위의 신호 상승 시간 또는 하강 시간이다.

위의 공식에서 볼 수 있듯이, 회로의 스위치 주파수가 50MHz이고 사용되는 집적 회로 칩의 상승 시간이 1ns라면 회로의 최고 EMI 발사 주파수는 350MHz로 회로의 스위치 횟수보다 훨씬 클 것이다.IC의 상승 시간이 500ps라면 회로의 최고 EMI 송신 주파수는 700MHz에 이른다.회로의 각 전압 값은 전류에 해당하며 각 전류에는 해당 전압이 있는 것으로 알려져 있습니다.IC의 출력이 논리적으로 높음에서 논리적으로 낮음으로 변하거나 논리적으로 낮음에서 논리적으로 높음으로 변하면 이러한 신호 전압과 신호 전류는 발사 대역폭의 최고 주파수인 전장과 자기장을 생성한다.전장과 자기장의 강도와 외부 복사의 백분율은 신호 상승 시간의 함수일 뿐만 아니라 신호원과 부하점 사이의 신호 경로의 용량과 전감에 대한 제어에 달려 있다.여기, 신호원은 PCB에 있습니다. IC는 보드에 있고 다른 IC에 로드됩니다.이러한 IC는 PCB에 있거나 없을 수 있습니다.EMI를 효과적으로 제어하기 위해서는 IC칩 자체의 커패시터와 인덕션뿐만 아니라 PCB에 존재하는 커패시터와 인덕션에도 주의를 기울여야 한다.

신호 전압과 신호 회로 사이의 결합이 긴밀하지 않으면 회로의 커패시터가 줄어들기 때문에 전장에 대한 억제 작용이 약화되어 EMI가 증가한다;회로의 전류도 같은 경우가 있는데, 만약 전류가 같은 반환 경로 사이의 결합이 불량하다면, 불가피하게 루프의 전기 감각을 증가시켜 자기장을 증강시키고, 결국 EMI의 증가를 초래할 것이다.다시 말해서, 전장에 대한 불량 제어는 일반적으로 자기장에 대한 불량 억제를 초래한다.회로 기판의 전자장을 제어하는 작업은 일반적으로 IC 패키지의 자기장을 억제하는 작업과 유사합니다.PCB 설계와 마찬가지로 IC 패키징 설계는 EMI에 큰 영향을 미칠 것이다.

회로의 상당 부분의 전자기 복사는 전원 모선의 전압이 순식간에 변하여 일어난 것이다.IC의 출력 레벨이 점프하고 연결된 PCB 케이블을 논리적 "높음"으로 구동하면 IC 칩은 전원 공급 장치의 전류를 흡수하고 출력 레벨에 필요한 에너지를 제공합니다.IC의 연속적인 변환으로 발생하는 초고주파 전류의 경우 전원 버스는 PCB의 디커플링 네트워크에서 시작하여 IC의 출력 레벨로 끝납니다.출력 레벨의 신호 상승 시간이 1.0ns이면 IC는 PCB의 전송선을 1.0ns의 짧은 시간 내에 구동하기 위해 전원에서 충분한 전류를 섭취해야 합니다. 전원 버스의 전압은 순간적으로 전원 버스 경로의 감지, 흡수된 전류, 전류의 전송 시간에 따라 달라집니다.전압 급변은 V=Ldi/dt,

여기서 L은 전류 전송 경로의 감지 값입니다.di는 신호 상승 시간 간격의 전류 변화를 나타낸다.dt는 현재 전송 시간 (신호의 상승 시간) 을 나타냅니다.

IC 핀과 내부 회로는 전원 버스의 일부이며 흡수 전류와 출력 신호의 상승 시간은 IC의 공정 기술에 따라 어느 정도 결정되기 때문에 적절한 IC를 선택함으로써 위의 공식을 크게 제어 할 수 있습니다.에 언급된 세 요소 모두

2. 전자기 간섭 제어에 IC 패키지의 역할

IC 패키지에는 일반적으로 실리콘 기반 칩, 소형 내부 PCB 및 용접 디스크가 포함됩니다.실리콘 기반 칩은 작은 PCB에 설치되며 실리콘 기반 칩과 용접 디스크 사이의 연결은 접합선을 통해 이루어지며 일부 패키지에서도 직접 연결이 가능합니다.소형 PCB는 실리콘 기반 칩의 신호와 전원과 IC 패키지에 상응하는 핀 사이의 연결을 실현하여 실리콘 칩의 신호와 전원 노드의 외부 확장을 실현한다.IC를 관통하는 전원 및 신호 전송 경로에는 실리콘 기반 칩, 소형 PCB와의 연결, PCB 흔적 코드 및 IC 패키지의 입력 및 출력 핀이 포함됩니다.커패시터와 센싱 (전장 및 자기장에 해당) 의 제어는 전체 전송 경로의 설계에 크게 좌우됩니다.일부 설계 특성은 전체 IC 칩에 패키지된 용량과 인덕션에 직접적인 영향을 미칩니다.

먼저 실리콘 기반 칩과 내부 소형 회로기판 사이의 연결을 살펴보자.많은 IC칩은 접합선을 사용하여 실리콘기칩과 내부소회로기판 사이의 련결을 실현하는데 이는 실리콘기칩과 내부소회로기판 사이의 아주 가는 비행선이다.이 기술은 실리콘 기반 칩과 내부 소형 회로기판의 열팽창계수(CTE)가 비슷해 널리 쓰인다.칩 자체는 일종의 실리콘 기반 부품으로, 그 열팽창 계수는 일반적인 PCB 재료 (예: 에폭시 수지) 와 크게 다르다.실리콘 기반 칩의 전기 연결 점이 내부의 작은 PCB에 직접 장착되면 상대적으로 짧은 시간 후에 IC 패키지의 내부 온도가 열팽창과 수축을 초래하고 이러한 방식의 연결은 끊어져 실패합니다.실을 묶는 것은 이런 특수한 환경에 적응하는 일종의 지시선 방법이다.그것은 대량의 굴곡과 변형을 견딜 수 있어 쉽게 끊어지지 않는다.

접합선을 사용하는 문제는 각 신호선이나 전원선의 전류 회로 면적이 증가하면 감지 값이 증가한다는 것이다.낮은 감전값을 얻는 좋은 설계는 실리콘 기반 칩과 내부 PCB 사이의 직접 연결, 즉 실리콘 기반 칩의 연결 지점이 PCB 용접 디스크에 직접 연결되는 것입니다.이것은 CTE가 매우 낮아야 하는 특수 PCB 보드 베이스를 사용해야 합니다.이 재료의 선택은 IC 칩의 총 비용을 증가시킵니다.그러므로 이런 공정기술을 사용하는 칩은 흔히 볼수 없지만 규소기칩을 직접 담체 PCB와 련결하는 IC가 존재하고 설계방안에서 가능하다면 이런 IC부품을 사용하는것이 더욱 좋은 선택이다.

일반적으로 IC 패키징 설계에서 신호와 해당 회로 사이 또는 전원과 땅 사이의 감촉을 낮추고 용량을 늘리는 것이 집적회로 칩을 선택하는 과정의 우선순위이다.예를 들어, 작은 피치 표면 설치 기술을 큰 피치 표면 설치 프로세스와 비교해야 합니다.먼저 작은 간격의 표면 설치 기술로 패키지된 IC 칩을 선택해야 하는데, 이 두 가지 표면 설치 기술의 패키지 IC 칩은 과인선형 패키지보다 우수하다.BGA 패키지의 IC 칩은 일반적으로 사용되는 패키지 유형에 비해 가장 낮은 지시선 감지를 가지고 있습니다.커패시터와 센싱 제어의 관점에서 볼 때, 더 작은 패키지와 더 가는 간격은 일반적으로 성능 향상을 나타냅니다.

지시선 구조 설계의 중요한 특징은 지시선의 지정입니다.인덕션 및 커패시터 값은 신호 또는 전원 공급 장치가 반환 경로에 얼마나 가까운지에 따라 달라지므로 충분한 반환 경로를 고려해야 합니다.

전원 공급 장치와 접지 핀은 쌍으로 지정되어야 하며, 각 전원 핀은 서로 인접한 적절한 접지 핀이 있어야 하며, 이 핀 구조에 여러 개의 전원 공급 장치와 접지 핀 쌍을 지정해야 합니다.이 두 가지 특징은 전원 공급 장치와 땅 사이의 루프 감응을 크게 감소시키고 전원 버스의 전압 순변화를 줄여 EMI를 줄이는 데 도움이 됩니다.습관적인 이유로 현재 시장의 많은 IC 칩은 위의 설계 규칙을 완전히 따르지 않습니다.그러나 IC 설계자와 제조업체는 이러한 설계 방법의 이점에 대해 깊이 이해하고 있기 때문에 IC 제조업체는 새로운 IC 칩을 설계하고 발표하는 경향이 있습니다.전원 연결에 주의하십시오.

이상적으로 각 신호 핀에 인접한 신호 반환 핀 (예: 접지 핀) 을 할당합니다.실제 상황은 그렇지 않다. 최첨단 IC 제조업체조차도 이런 방식으로 IC 칩 핀을 분배하지 않고 다른 절충 방법을 채택했다.BGA 패키지에서 효과적인 설계 방법은 각 8 개의 신호 핀의 중심에 신호 반환 핀을 설정하는 것입니다.이러한 핀 배치에서 각 신호는 각 신호와 신호 반환 경로 사이에 있습니다.차이점은 하나의 핀에 있습니다.4면 패키징(QFP) 또는 다른 갈매기 날개형 IC의 경우 신호 반환 경로를 신호 그룹의 중심에 배치하는 것은 비현실적입니다.그래도 4 ~ 6개의 핀마다 각 핀에 대한 신호 반환 핀을 배치해야 합니다.서로 다른 IC 공정 기술은 서로 다른 신호를 사용하여 전압을 반환할 수 있다는 것을 주의해야 한다.일부 IC는 TTL 장치와 같은 접지 핀을 신호 반환 경로로 사용하고 일부 IC는 대부분의 ECL 장치와 같은 전원 핀을 사용합니다.