PCB 기술 - 고속 PCB 설계 전송선 효과 문제 4점 처리

고속 PCB 설계 과정에서 전송선 효과는 일부 신호 무결성 문제를 초래할 수 있는데, 어떻게 처리합니까?여러분과 공유할 4가지 사항이 있습니다.

1. 핵심 네트워크 케이블의 케이블 길이를 엄격히 제어

고속 점프 가장자리를 가지도록 설계된 경우 전송선이 PCB 보드에 미치는 영향을 고려해야 합니다.오늘날 흔히 사용하는 높은 클럭 속도의 빠른 집적 회로 칩은 심지어 더 문제가 된다.

CMOS 또는 TTL 회로를 사용하여 설계하면 작동 주파수가 10MHz 미만이어야 하며 케이블 길이가 7인치 이상이어서는 안 된다는 몇 가지 기본 원칙이 있습니다.작동 주파수가 50MHz이면 케이블 길이가 1.5인치 이상이어야 합니다.작동 빈도가 75MHz 이상이면 케이블 길이가 1인치여야 합니다.GaAs 칩의 케이블 길이는 0.3인치여야 합니다.이 값을 초과하면 전송선에 문제가 있음을 나타냅니다.

2. 경로설정 토폴로지 계획

송전선로 효과를 해결하는 또 다른 방법은 정확한 경로와 단말기 토폴로지를 선택하는 것이다.경로설정 토폴로지는 네트워크 케이블의 경로설정 순서와 구조를 나타냅니다.고속 논리 장치를 사용할 때 빠른 변화 가장자리를 가진 신호는 분지 길이가 짧게 유지되지 않는 한 신호 간선의 분지에 의해 왜곡됩니다.

일반적으로 PCB 경로설정은 데이지 체인 경로설정과 별 분포라는 두 가지 기본 토폴로지를 사용합니다.

데이지 체인 경로설정의 경우 드라이브 끝에서 시작하여 각 수신 끝에 차례로 경로설정합니다.직렬 저항기를 사용하여 신호 특성을 변경하는 경우 직렬 저항기의 위치는 구동 포트에 가까워야 합니다.데이지 체인 경로설정은 경로설정의 고조파 간섭을 제어할 때 효과적입니다.그러나 이 경로설정은 100% 통과하기가 쉽지 않습니다.실제 설계에서 데이지 체인 경로설정의 브랜치 길이는 가능한 한 짧고 안전 길이 값은 Stub Delay<=Trt*0.1

참고: Trt는 응답 시간입니다.

예를 들어, 고속 TTL 회로의 브랜치 끝은 1.5인치 미만이어야 합니다.이 토폴로지 구조는 케이블 연결 공간이 적으며 단일 저항기 일치를 통해 종료할 수 있습니다.그러나 이러한 경로설정 구조는 서로 다른 신호 수신기의 신호 수신을 동기화하지 못하게 한다.

스타 토폴로지는 클럭 신호 동기화 문제를 효과적으로 피할 수 있지만 고집적 PCB에서 수동으로 케이블을 연결하기가 매우 어렵습니다.자동 케이블러를 사용하는 것은 별 배선을 완료하는 방법입니다.각 브랜치에는 터미널 저항기가 필요합니다.단자 저항값은 컨덕터의 특성 저항과 일치해야 합니다.이를 수동으로 수행하거나 CAD 도구를 사용하여 특성 임피던스 값과 끝 일치 임피던스 값을 계산할 수 있습니다.

위의 두 예에서 간단한 단자 저항기를 사용했지만 실제로 더 복잡한 일치 단자는 선택 사항입니다.옵션은 RC 일치 단자입니다.RC 일치 단자는 전력 소비량을 줄일 수 있지만 신호 조작이 비교적 안정적일 때만 사용할 수 있다.이 방법은 시계선 신호의 일치 처리에 적용됩니다.단점은 RC 일치 단자의 커패시터가 신호의 모양과 전파 속도에 영향을 줄 수 있다는 것입니다.

직렬 저항기가 단자와 일치하면 추가 전력 소비량은 발생하지 않지만 신호 전송은 느려집니다.이건 하나야

이 방법은 시간 지연이 현저하지 않은 버스 구동 회로에 사용된다.직렬 저항기 일치 단자는 보드에 사용되는 부품 수와 연결 밀도를 줄일 수 있는 장점도 있다.

한 가지 방법은 일치하는 터미널을 분리하는 것입니다. 여기서 일치하는 컴포넌트는 수신단 근처에 배치해야 합니다.그것의 장점은 신호를 낮추지 않고 소음을 잘 피할 수 있다는 것이다.일반적으로 TTL 입력 신호(ACT, HCT, FAST)에 사용됩니다.

또한 단자 일치 저항기의 패키지 유형과 설치 유형을 고려해야 합니다.일반적으로 SMD 표면에 장착된 저항기는 통공 소자보다 낮은 전기 감각을 가지고 있기 때문에 SMD 패키징 소자는 이 된다.일반 직렬 저항기도 수직과 수평의 두 가지 설치 모드가 있다.

수직 설치 모드에서 저항에는 짧은 설치 핀이 있어 저항과 회로 기판 사이의 열 저항을 낮추고 저항열이 공기 중으로 더 쉽게 발산됩니다.그러나 더 긴 수직 설치는 저항기의 감전을 증가시킨다.설치가 비교적 낮기 때문에, 수평 설치는 비교적 낮은 전기 감각을 가지고 있다.그러나 과열된 저항은 표류해 나쁜 경우 저항이 길을 열어 PCB 접선 단자 매칭에 실패해 잠재적인 고장 요인이 된다.

3. 전자기 간섭을 억제하는 방법

신호 무결성 문제에 대한 좋은 해결책은 PCB 보드의 전자기 호환성을 향상시킵니다 (EMC).그 중 가장 중요한 점은 PCB 보드가 잘 접지되어 있는지 확인하는 것입니다.접지층이 있는 신호층은 복잡한 설계에서 매우 효과적인 방법이다.이밖에 회로기판의 외부신호밀도도 전자기복사를 줄이는 좋은 방법으로서"표층"기술"적층"PCB설계를 사용하여 실현할수 있다.표면 적층은 일반 공정 PCB에 얇은 절연층과 이를 관통하기 위한 미세 구멍의 조합을 추가해 구현된다.저항과 커패시터는 표면 아래에 묻을 수 있으며 단위 면적당 선 밀도가 거의 두 배로 증가하여 PCB의 부피를 줄일 수 있습니다.PCB 면적의 감소는 배선의 토폴로지 구조에 큰 영향을 미치는데, 이는 전류 회로가 감소하고, 분기 배선의 길이가 감소하며, 전자기 복사와 전류 회로의 면적이 거의 비례한다는 것을 의미한다;또한 작은 크기의 특성은 고밀도 핀을 사용하여 패키지할 수 있다는 것을 의미하며, 이는 반대로 도선의 길이를 감소시켜 전류 회로를 줄이고 emc 특성을 향상시킨다.

4. 기타 적용 가능한 기술

IC 전원의 순간적 전압 과충을 줄이기 위해서는 IC 칩에 디커플링 콘덴서를 추가해야 한다.이렇게 하면 스퍼트가 전원에 미치는 영향을 효과적으로 제거하고 인쇄판의 전원 회로 복사를 줄일 수 있습니다.

디커플링 콘덴서가 전원층이 아닌 집적회로의 전원 브랜치에 직접 연결될 때 매끄러운 가시 효과.이것이 바로 일부 설비의 콘센트에는 디커플링 콘덴서가 있고, 다른 일부 설비는 디커플링 콘덴서와 설비 사이의 거리가 충분히 작아야 하는 이유이다.모든 고속 및 고전력 장치는 가능한 한 함께 배치하여 전원 전압의 순간적 과충을 줄여야 합니다.긴 전원 코드는 전원 계층 없이 신호와 루프 사이에 루프를 형성하여 방사선 및 감지 회로로 사용됩니다.

루프를 형성하는 경로설정은 동일한 네트워크 케이블 또는 다른 경로를 통과하지 않으며 이를 오픈 루프라고 합니다.회로가 동일한 네트워크 케이블을 통과하는 경우 다른 경로는 닫힌 회로를 형성합니다.두 경우 모두 안테나 효과 (직선 안테나와 링 안테나) 가 나타날 수 있습니다.안테나는 외부에서 EMI 방사선을 생성하며 그 자체도 민감한 회로입니다.폐쇄고리는 반드시 고려해야 할 문제이다. 왜냐하면 그것이 발생하는 복사는 폐쇄고리의 면적과 거의 비례하기 때문이다.