정밀 PCB 제조, 고주파 PCB, 고속 PCB, 표준 PCB, 다중 계층 PCB 및 PCB 조립.
IC 패키징 기판 - PCB 배경 기술
전자 제품의 소형화, 휴대성, 다기능화, 저전력, 저비용의 발전 추세에 따라 2D (2차원) 패키징 기술은 이미 요구를 만족시킬 수 없게 되었고, 일부 제품은 2.5D 또는 3D 패키징 방향으로 발전하기 시작했다.2.5D 또는 3D 패키징 구조에서 실리콘 기반 어댑터 보드와 유기 기판의 결합은 칩과 칩, 칩과 기판의 상호 연결을 실현하는 중요한 경로이다.
TSV 어댑터 기판의 기존 PCB 제조 공정은 다음과 같습니다. 1) 기판에 블라인드 구멍을 만듭니다.2) 통공 측벽의 둔화층이 PECVD를 통해 라이닝 한쪽에 퇴적한다.3) 단면 자기 제어 사출을 통해 라이닝 바닥에 통공 측벽 접착/확산 차단층과 종자층 금속을 퇴적한다;4) 통공금속충전은 전기도금공법으로 완성한다.5) 통공 금속 압편;6) 기판 뒷면의 통공 금속은 얇게 하여 드러난다;7) 금속 경로설정, 용접판 및 보호층을 작성합니다.
기존 TSV 전환 IC 라이닝 제조 방법에는 다음과 같은 결함이나 단점이 있습니다.
(1) PECVD가 퇴적된 깊은 구멍의 측벽 둔화층의 균일성이 비교적 떨어진다.깊은 구멍의 하단 절연층 두께는 상단의 1/5 정도에 불과하며 하단 절연층 커버율은 비교적 낮다.불연속적인 결함이 발생하기 쉬우며 절연 효과와 신뢰성에 심각한 영향을 미친다.이것 또한 둔화층 퇴적 공정의 깊이보다 퇴적 능력을 제한한다;
(2) 자기 제어 사출 침적의 깊은 구멍 옆벽의 접착/확산 차단층과 씨결정층의 균일성이 비교적 떨어진다.깊은 구멍의 아래쪽 두께는 위쪽 두께의 1/5 정도입니다.깊은 구멍 아래쪽의 커버리지가 낮습니다.도금 과정 중에 불연속적인 결함이 발생하기 쉬우며 구멍의 신뢰성에 심각한 영향을 끼친다.현재 최첨단 자기 제어 사출 장치의 퇴적 능력은 15: 1보다 작으며, 이는 TSV의 퇴적 능력을 제한한다;
(3) 깊은 구멍의 종횡비가 20: 1-30: 1일 경우 무공 도금 충전 공정을 실현하기 어려우며, 큰 구멍의 지름은 부품의 조립 면적을 차지하고 배선 면적을 감소시켜 고밀도 패키지에 불리하다;
(4) 기존 TSV 이전 기판 제조 공정에 국한되어 이전 기판의 두께는 보통 200 μm 미만입니다. 이전 기판으로만 사용할 수 있으며 전체 기판과 직접 조립할 수 없습니다.
(5) TSV 중계판은 원가가 높고 포장공정이 복잡하여 많은 포장기술에서 원가우세가 없다.
(6) TSV 변환판은 실리콘과 유기 라이닝 재료 간의 물리적 차이로 인해 신뢰성 문제가 존재하기 때문에 구조를 통합하기 어렵습니다.
(7) 일반 유기 기판은 일반 밀도의 포장 요구를 만족시킬 수 있지만 55um 미만의 간격을 가진 볼록 블록의 역방향 설치와 같은 초고밀도의 포장 요구에 도달할 수 없다.
본 실용 신형의 목적은 다음과 같다.
ic 패키지된 베이스보드의 구조에는 공통 베이스보드가 포함되며 이 중 공통 베이스보드의 위쪽 표면에는 여러 개의 용접판 I가 설정되어 있습니다.
초고밀도 기판, 고밀도 칩, 저밀도 칩, 패키징 레이어 I도 포함된다. 패키징 레이어 I는 일반 기판의 상단 표면에 설치된다.초고밀도 기판은 몇 층의 고밀도 재배선 금속층과 선택적으로 분리된 절연층으로 구성되어 있으며, 상부 표면에는 용접판이 설치되어 있고, 두 층 또는 여러 층의 고밀도 재배선 금속층은 선택적으로 서로 전기로 연결되어 있으며, 초고밀도 라이닝은 패키지층 I에 내장되어 있다.또한 그 상표면과 용접판은 패키지층 I에서 드러나고 초고밀도 기판 상표면의 용접판의 일부분은 고밀도 칩과 역방향으로 연결되며 기판의 몇 개의 외부 금속 전극은 고밀도 칩의 수직 영역 밖에서 형성된다.기판의 외금속 전극의 일부인 상단면은 저밀도 칩과 역방향으로 연결되며, 기판의 외전극의 하단면은 봉인층 I의 맹공과 맹공의 금속을 관통하여 공공 기판의 일부 용접판 I와 연결된다.기판의 외부 금속 전극의 아래 표면 부분은 초고밀도 기판의 용접판의 일부와 연결되며 용접판 II는 용접재 볼록 블록을 설정합니다.이 실용 신형의 초고밀도 기판의 고밀도 재배선 금속층의 선폭/선거리는 6/6um보다 작다.또는 초고밀도 기판의 고밀도 재배선 금속층의 선폭/선거리는 5/5um, 3/3um 또는 1.8/1.8um이며, 본 실용 신형의 초고밀도 기재의 고밀도 재배선 금속층 층수는 5층 이상이다.또는 초고밀도 기판의 고밀도 재배선 금속층의 층수는 6, 7, 8이다.이 실용신형에는 또 포봉층II, 포봉층II가 고밀도칩, 저밀도칩, 고밀도기판, 포봉층I와 기판을 망라하는 외부금속전극의 노출부분도 포함된다.또는 통공, 통공 관통 패키지 I와 공공 기판을 포함하며, 통공의 내부는 금속으로 채워져 있고, 기판의 외부 금속 전극의 일부 하표면은 통공 중의 금속을 통해 공공 기판의 일부 용접판 II와 연결된다.
이 실용 신형의 유익한 효과는 다음과 같다.
이 실용 신형의 혼합 밀도 패키지 기판 구조는 실리콘 내삽층 대신 초고밀도 유기 기판을 사용하며, 일반 유기 기판 구조에 내장되어 더 작은 선폭/선거리와 더 많은 층의 고밀도 재배치 금속층을 제공한다.따라서 여러 개의 고밀도 칩과 저밀도 칩을 같은 패키지 영역 내에 통합하여 패키지화하면 정보 전송 경로를 효과적으로 단축할 수 있을 뿐만 아니라 더 많은 기능, 더 높은 출력 및 더 많은 지시선을 실현할 수 있어 더 빠른 신호 전송에 유리하고 반도체 IC 부품의 고속 빠른 개선에 적응할 수 있다.고주파 대용량으로 전체 패키지의 두께를 한층 더 낮추는 것은 일종의 성가비가 높고 유연한 패키지 기술로 공간의 영향을 받는 많은 고성능 응용에 적용된다;
이 실용 신형은 초고밀도 기판의 유연성 특성을 충분히 이용하여 포장의 신뢰성을 높였으며 제품의 완제품률을 높이는 데 유리하다.
그 중 초고밀도 기판 10, 외부 금속 전극 110, 맹공 150, 통공 170, 일반 기판 20, 용접판 I 230, 용접판 II 250, 용접구 251, 포층 I 310, 포층 II 430, 고밀도 칩 51, 저밀도 칩 53, 포층 Ⅱ 610.
구체적인 구현 모델의 예
범용 ic 기판 20은 일반적으로 ic에서 전자 패키징 기판과 전자 부품을 탑재하는 마더보드를 제조하는 데 사용되는 기본 재료를 말한다.그것은 전기전도, 절연, 지지의 세 가지 기능을 가지고 있다.일반적으로 기판은 복동층 압판이다.선택적 구멍 처리, 화학 구리 도금, 구리 도금, 식각 등을 통해 기판에서 회로 도형을 얻고 공공 기판 20의 상표면에 약간의 용접판 i230과 약간의 용접판 2250을 형성한다.일반적으로 공용 기판 20의 금속 층의 폭/선 간격은 40/40um, 20/20um 및 8/8um이며, 극한의 경우 선 폭/선 간격은 10/10um에 달할 수 있습니다.이 실용 신형의 포장 기판의 구조는 유연성 특성을 가진 초고밀도 기판 10의 공공 기판 20 위에 설치되어 있다.초고밀도 기판 10은 여러 층의 고밀도 재배선 금속층과 그들 사이에서 선택적으로 간격을 두는 절연층으로 구성되어 있다.두 개 이상의 고밀도 재경로설정 금속층 사이에 선택적인 전기 연결이 있습니다.용접판은 초고밀도 기판 10의 상단 표면에 설치되어 가볍고 얇으며 낙하에 강하고 형태가 가소성이 높은 특징을 가지고 있다.일반 기판 20에 비해 UHD 기판 10의 폭/선 거리가 더 작고 고밀도 재배선 금속층의 층수가 더 많으며 단위 면적 재배선 금속막이 더 치밀하다는 것을 알 수 있다.따라서 초고밀도 라이닝 10으로 불리며 총 두께는 100um을 넘지 않아 전체 ic 패키지 두께를 낮추는 데 도움이 된다.
이 실용 신형의 포장 기판은 웨이퍼급 가공 기술을 채택하여 복잡한 TSV 공예를 사용할 필요가 없으며 심공 도금 공예 등 일련의 문제를 피할 수 있으며 유연성 초고밀도 ic 기판 10의 응용은 포장 신뢰성을 높이고 제품 양률 향상에 유리하다.
