PCB 기술 - 디커플링 커패시터의 PCB 레이아웃 및 설치

피크 전류의 형성:

디지털 회로가 고전류를 출력할 때, 전원에서 받는 전류의 크기는 일반적으로 저전류가 출력될 때 주입되는 전류와 다르다. 즉, 저전류가 출력될 때 가라앉는 전류 > 전원에서 받는 전압이다.

피크 전원 전류의 파형은 사용되는 장치 유형과 출력 단자에 연결된 커패시터 부하에 따라 달라집니다.

피크 전류의 주요 원인은 다음과 같습니다.

짧은 설계에서는 출력 레벨의 T3와 T4 튜브가 동시에 연결됩니다.비문과의 출력 저전평에서 고전평으로 가는 과정에서 입력 전압의 음점프는 T2와 T3의 기극 회로에서 매우 큰 역구동 전류를 발생시킨다. T3의 포화 깊이는 T2의 포화 깊이보다 크도록 설계되었기 때문이다. 크면 역구동 전류는 T2가 먼저 포화에서 벗어나 차단된다. T2가 차단된 후,그 집전극 전위가 상승하여 T4를 유도한다.그러나 이때 T3는 포화에서 벗어나지 않았기 때문에 매우 짧은 설계에서 T3와 T4는 동시에 도통되어 큰 ic4를 생성하여 전원 전류가 피크 전류를 형성하게 된다.그림의 R4는 피크 전류를 제한하도록 설계되었습니다.

저전력 TTL 게이트 회로의 R4는 더 크므로 피크 전류는 더 작습니다.입력 전압이 낮음에서 높음으로 바뀌면 NAND 게이트의 출력 레벨은 높음에서 낮음으로 바뀝니다.이제 T3와 T4도 동시에 연결할 수 있습니다.그러나 T3가 연결되기 시작하면 T4는 증폭 상태이며 두 튜브의 집전극과 발사극 사이의 전압이 크기 때문에 피크 전류가 적고 전원 전류에 미치는 영향은 상대적으로 적다.

피크 전류의 또 다른 원인은 부하 용량의 영향이다.실제로 NAND 게이트의 출력에는 로드 커패시터 CL이 있습니다.그리드의 출력이 낮음에서 높음으로 변하면 전원 전압은 T4에 의해 커패시터 CL로 충전되어 피크 전류를 형성합니다.

NAND 게이트의 출력이 높은 레벨에서 낮은 레벨로 바뀌면 콘덴서 CL은 T3를 통해 방전됩니다.이제 방전 전류가 전원을 통과하지 않으므로 CL의 방전 전류는 전원 전류에 영향을 주지 않습니다.

피크 전류 억제 방법:

1.회로기판의 접선에 대해 조치를 취하여 신호선의 잡산용량을 최대한 줄인다;

2.또 다른 방법은 전원의 내부 저항을 낮추어 피크 전류가 너무 큰 전원 전압 파동을 일으키지 않도록 시도하는 것이다;

3.일반적인 방법은 디커플링 콘덴서를 사용하여 필터링하는 것입니다. 일반적으로 회로 기판의 전원 입구에 배치됩니다.

저주파 노이즈를 필터링하기 위한 1uFï½ 10uF 디커플링 커패시터;0.01uFï½ 0.1uF 디커플링 커패시터(고주파 필터 커패시터)는 회로 기판의 각 소스 부품의 전원과 접지 사이에 배치됩니다.고주파 잡음을 제거하다.필터의 목적은 전원에 중첩된 교류 방해를 필터링하는 것이지만, 사용하는 콘덴서의 용량이 클수록 좋은 것은 아니다. 왜냐하면 실제 콘덴서는 이상적인 콘덴서가 아니며, 이상적인 콘덴서의 모든 특성을 갖추지 못하기 때문이다.

디커플링 콘덴서의 선택은 C=1/F에 따라 계산할 수 있는데, 여기서 F는 회로 주파수, 즉 10MHz는 0.1uF, 100MHz는 0.01uF이다.일반적으로 0.1 ~ 0.01uF가 될 수 있습니다.

액세서리 옆에 배치된 고주파 필터 콘덴서는 두 가지 기능을 제공합니다.하나는 전원을 따라 전도되는 고주파 간섭을 필터링하는 것이고, 다른 하나는 장치의 고속 운행에 필요한 피크 전류를 적시에 보충하는 것이다.따라서 콘덴서의 위치를 고려해야 한다.

실제 콘덴서의 기생 매개변수 때문에, 그것은 콘덴서에 직렬로 연결된 저항과 감지에 동등할 수 있으며, 이를 동등직렬저항 (ESR) 과 동등직렬감지 (ESL) 라고 한다.이런 방식을 통해 실제 콘덴서는 직렬 공명 회로이다.

실제 콘덴서는 Fr보다 낮은 주파수에서는 커패시터, Fr보다 높은 온도에서는 전기 감성이기 때문에 커패시터는 저항 필터를 띤 것과 같다.

10uF 커패시터는 큰 ESL과 1MHz 미만의 Fr를 가지고 있으며 50Hz와 같은 저주파 노이즈에 좋은 필터 효과를 가지고 있지만 수백 메가바이트의 고주파 스위치 노이즈에는 영향을 미치지 않습니다.

커패시터의 ESR 및 ESL은 커패시터의 구조와 커패시터가 아닌 매체에 의해 결정됩니다.고주파 간섭을 억제하는 능력은 더 큰 용량의 콘덴서를 사용해서는 향상될 수 없다.같은 유형의 커패시터의 경우 Fr 미만의 주파수에서 큰 커패시터의 임피던스는 작은 커패시터의 임피던스보다 작지만 주파수가 Fr 이상이면 ESL은 둘 사이의 임피던스에 차이가 없음을 확인합니다.

회로 기판에 대용량 콘덴서를 너무 많이 사용하면 특히 고주파 스위치 전원을 사용할 때 고주파 간섭을 필터링하는 데 도움이 되지 않습니다.또 다른 문제는 너무 많은 대용량 콘덴서가 회로기판 전원과 핫플러그 시 전원에 미치는 영향을 증가시켜 전원 전압 저하, 회로기판 커넥터 점화, 회로기판 전압 상승 둔화 등의 문제를 초래할 수 있다는 것이다.

PCB 레이아웃에서 디커플링 커패시터 배치

콘덴서의 설치에 있어서 가장 먼저 언급해야 할 것은 설치 거리이다.용량이 가장 작은 콘덴서는 가장 높은 공명 주파수와 가장 작은 디커플링 반지름을 가지고 있기 때문에 칩에서 가장 가까운 위치에 배치된다.더 큰 용량은 더 멀리 떨어져 있을 수 있고, 가장 바깥쪽의 용량은 가장 크다.그러나 칩을 디커플링하는 모든 콘덴서는 가능한 한 칩에 접근해야 한다.

또 하나 주의해야 할 점은 배치할 때 칩 주위에 균일하게 분포하는 것이 좋으며 각 용량 레벨에 대해 이렇게 해야 한다는 것이다.일반적으로 칩을 설계할 때 전원 핀과 접지 핀의 배치를 고려하며, 일반적으로 칩의 네 쪽에 균일하게 분포되어 있다.따라서 전압 교란은 칩 주위에 존재하며 디커플링은 전체 칩 영역을 균일하게 디커플링해야 한다.만약 위의 그림의 680pF 콘덴서가 모두 칩의 상부에 놓여 있다면, 디커플링 반경의 문제로 인해 칩 하부의 전압 교란이 잘 디커플링되지 않을 것이다.

콘덴서 설치

콘덴서를 설치할 때 용접판에서 짧은 지시선을 뽑은 다음 구멍을 통해 전원 평면에 연결합니다. 접지 단자도 마찬가지입니다.이렇게 하면 콘덴서를 통과하는 전류 회로는 전원 평면 오버홀 지시선 용접판 콘덴서 용접판 지시선 오버홀 접지 평면입니다. 다음 그림은 전류의 회류 경로를 직관적으로 보여줍니다.

첫 번째 방법은 용접 디스크에서 긴 지시선을 끌어낸 다음 구멍에 연결합니다.이것은 비교적 큰 기생 전기 감각을 도입할 것이다.반드시 이런 상황을 피해야 한다.이것은 최악의 설치 방법이다.

두 번째 방법은 용접판의 용접판에 가까운 양쪽 끝에 구멍을 뚫는데, 그 도로 면적은 첫 번째 방법보다 훨씬 작고, 기생 전기 감각도 작다는 것은 받아들일 수 있다.

세 번째는 용접판의 측면에 구멍을 뚫는 것인데, 이는 루프 면적을 더욱 줄이고 두 번째보다 기생 전기 감각을 더 작게 하는 것이 더 좋은 방법이다.

네 번째 방법은 용접판의 양쪽에 구멍이 있습니다.세 번째 방법과 비교할 때, 콘덴서의 각 끝이 구멍을 통해 전원 평면과 접지 평면에 연결되는 것과 같으며, 이는 세 번째 기생 전기 감각보다 작다.스페이스에 허용되는 경우 이 방법을 사용하십시오.

마지막 방법은 용접판에 직접 구멍을 뚫는 것으로 기생 전기 감각이 가장 적지만 용접에 문제가 생길 수 있다.사용 여부는 처리 능력과 방법에 달려 있다.

세 번째 및 네 번째 방법을 사용하는 것이 좋습니다.

일부 PCB 엔지니어는 공간을 절약하기 위해 여러 콘덴서에 공용 오버홀을 사용하는 경우가 있다는 점을 강조해야 합니다.어떠한 상황에서도 이렇게 하지 마라.콘덴서 조합의 설계를 최적화하고 콘덴서의 수를 줄이는 방법을 찾는 것이 좋습니다.

인쇄선이 넓을수록 감촉이 작아지기 때문에 용접판에서 구멍을 통과하는 인출선은 가능한 한 넓어야 하며, 가능하다면 용접판의 너비와 같을 수 있도록 해야 한다.이렇게 하면 0402 패키지의 콘덴서라도 20mil 너비의 지시선을 사용할 수 있습니다.