정밀 PCB 제조, 고주파 PCB, 고속 PCB, 표준 PCB, 다중 계층 PCB 및 PCB 조립.
오늘날 전자제품은 얇고 짧으며 더욱 높은 신호전송품질의 발전추세를 추구하여 인쇄회로판의 크기가 갈수록 작아지고 매 층의 밀도가 갈수록 커지고있다. 특히 신호속도가 끊임없이 빨라질 때 교란문제가 갈수록 심각해지고있다.직렬 교란은 신호가 제대로 수신될 수 있는지에 직접적인 영향을 미치기 때문에 노이즈 교란을 줄이는 방법은 PCB 설계 팀의 중요한 문제가 되었습니다.
이 문서에서는 설계 인스턴스를 통해 Allegro를 사용하는 방법을 설명합니다.IDA(설계 분석에서) 인터럽트 분석 기능은 PCB 설계에서 부품 모델만 설치하면 EE/Layout 직원이 설계에서 si급 인터럽트 분석을 동기화하여 흔히 볼 수 있는 신호 인터럽트 문제를 미리 제거할 수 있다.또한 더 많은 효과를 거두어 설계 효율을 높이고 불량 확률을 낮췄다.
1. 만담 도전
천장이 낮은 사무실 환경에 있을 때 주변에 흥분하여 몰입하는 동료가 몇 명 있으면 서로 다른 방향의 음압원을 쉽게 찾을 수 있고, 때로는 같은 방향의 몇 사람이 동시에 말을 할 때 음압의 영향이 더욱 뚜렷해질 수 있다.이런 상황이 전자제품의 설계에 나타났을 때 그것은 흔히 볼수 있는 교란문제이다.
직렬 간섭은 직렬 간섭이라고도 하며, 두 전송선 사이의 감지/커패시터 결합이다.하나의 신호가 acTIveline 또는 공격선에서 천천히 떠나면 신호가 없는 정적 선을 손상시켜 결합 간섭 문제를 초래합니다.다음 그림(1)에 표시된 예제에서는 피해자 선 옆에 있는 공격선의 작동 전압이 1V 또는 2.5V입니다. 강도에 따라 피해자 선이나 정적 선에서 발생하는 결합 소음에 미치는 영향도 다릅니다.
오늘날 경박전자제품은 더욱 높은 신호전송품질의 발전추세를 추구함에 따라 회로기판의 크기가 갈수록 작아지고 매 층의 선로의 밀도도 갈수록 커지고있다. 특히 신호전송속도가 끊임없이 빨라질 때 교란문제가 갈수록 심각해지고있다.노이즈 간섭을 줄이는 방법은 PCB 설계 팀이 직면 한 중요한 과제가되었습니다.
2. 인터럽트 억제 솔루션
직렬 교란은 신호가 제대로 수신될 수 있는지에 직접적인 영향을 미치며, PCB 설계의 어려운 문제입니다!직렬 교란을 줄이기 위해 일부 사람들은 3W 규칙을 사용하여 서로 방해하지 않고 회선 사이에 충분한 간격을 확보합니다.그러나 Tip II-Coupling에서 논의했듯이 3W 규칙은 간격을 통해서만 검사되며 이는 정밀도가 부족하다는 단점이 있으며 비용 증가를 초래 할 수도 있습니다.
우리가 교란 분석을 자세히 관찰할 때, 서로 다른 작업 전압 레벨은 서로 다른 영향을 가지고 있다.서로 다른 위상 조합 하에서, 어떤 것은 상반된 위상을 줄이거나 상쇄할 기회가 있을 수 있고, 어떤 것은 같은 위상의 영향으로 증폭될 수 있으며, 또는 피해자 선의 고저 전평과도 다른 정도의 간섭이 있을 수 있다.따라서 다양한 간섭 설정을 분석하고 확인해야 하지만 방법에 따라 정확성이 다릅니다.오른쪽으로 이동하는 메서드는 EstimatedXtalk 및 SimulatedXtalk와 같은 정밀도가 높습니다.그러나 더 나은 결과를 얻기 위해 부품에 모델을 배치해야 합니다.
따라서 PCB 설계의 경우 앞서 설명한 결합 신호 결합 화면 외에도 간섭 소스의 강도/동작 등으로 인해 더 자세한 신호 간섭 분석이 필요한 경우 직관적인 보조 분석 도구가 있으면 부품 모델의 설치와 결합하기만 하면이 분석은 부품 모델의 특징을 가질 것이며, 이러한 여러 가지 상황을 고려하여 설계에서 SI 레벨 인터럽트 분석을 동기화하고 SI 인력에 의존하지 않고 더 많은 결과를 얻을 수 있도록 설계의 효율을 높이고 나쁜 확률을 낮출 것입니다.
