PCB 기술 - EDA 가속 차량 한계 칩의 설계

자동차 규격 칩은 반도체 칩의 한 지점에 속한다.현재 칩 설계 검증이 부딪히는 큰 병목 현상은 인재 부족이며, 차규 칩도 마찬가지이다.통계에 따르면 2020년 집적회로설계종사자는 약 20만명이지만 기업의 인재에 대한 수요는 이미 이 수자를 훨씬 초과했다.이 때문에 거의 모든 반도체 설계사들은 올해 당장 필요한 설계 검증 인력을 구하기 어렵다고 불평하고 있다.

칩 인재의 부족은 한편으로는 전통적인 인재 양성 모델의 부족에 있다.이 방면에서 우리는 국가가 이미 일련의 EDA 산학연 일체화 프로젝트를 배치하고 전개하는 것을 기쁘게 생각한다;다른 한편으로 인재부족은 대부분 국외의 EDA도구의 독점과 페쇄로 초래된것이다.이런 보수와 폐쇄로 인해 국내 일반 개발상들은 2차 개발은 말할 것도 없고 광범위하게 접촉하기 어렵다.

자동차 한계 칩은 복잡한 소프트웨어와 하드웨어 시스템이다.차량용 칩 상호 연결은 기존의 can, mose 및 FlexRay 버스를 통한 단순한 센서 상호 연결에서 점차 복잡한 차량 이더넷 상호 연결로 전환되었습니다.또한 이전의 디버그 및 진단 정보에서 오디오 및 비디오 엔터테인먼트 정보, 미션 크리티컬 데이터 정보로 전송된 데이터가 업그레이드되었습니다.데이터 양이 증가함에 따라 데이터 내용과 지연 확실성이 점점 더 중요해지고 차량 규정 칩의 소프트웨어도 점점 더 복잡해지고 있습니다.

차규칩은 칩분야에서도 특수한 칩으로서 특히 기능안전성에 대해 엄격한 요구를 갖고있다.차량 규격 칩의 기능 안전 무결성 수준(ASIL) 구분은 설계 과정에서 일련의 엄격한 테스트와 커버리지 보고를 해야 한다.전통적인 칩 설계 검증 방법은 기능 안전 분야의 복잡한 수요를 효과적으로 만족시키기 어렵다.이 도전은 디자인 방법의 개혁도 추진하고 있다.선진적인 설계리념은 효률을 크게 제고하고 설계주기를 가속화하며 칩안전수준을 제고할수 있다.

해외 반도체 제조업체와 EDA 도구에 대한 의존, 국내 칩 인력 부족, 설계 이념 낙후를 포함한 현재 자동차 규정 칩의 곤경에서 벗어나기 위해 우리는 EDA 개념, 도구, 방법론의 개혁을 강조해야 한다.

그래서 우리는 가속도계 칩의 설계에 대해 세 가지 제안을 했습니다.

O1. EDA 개념 전환

대부분의 전통적인 EDA 도구는 일반 사용자가 다시 개발할 수 없는 중간 계층 인터페이스를 대중에게 개방하지 않습니다.오랫동안 제품의 생태가 폐쇄되고 사용자 집단이 좁았다.신화장은 EDA 2.0 기술과 이념을 사용하고 칩 설계 플랫폼 서비스 (edaas, 전자 설계 즉 서비스) 모델을 채택할 것을 강조한다: 도구는 클라우드 네이티브 서비스에 유기적으로 내장되어 전방위적인 개방 인터페이스를 제공하며 설계 검증 절차에 광범위하게 적응한다.도구 인터페이스가 개방되고 도구 자체가 플랫폼으로 칩 설계와 검증을 더욱 자동화하고 지능화할 수 있다;이와 동시에 EDA 2.0은 더욱 많은 사람들이 edas를 통해 칩설계에 참여하여 빠르고 능률적으로 사업을 완성할수 있도록 할수 있다.EDA 2.0 기술에 의존하는 것은 칩 인재의 병목 현상을 해결하는 가장 효과적인 방법 중 하나이다.우리는 더 많은 임베디드 엔지니어, 시스템 엔지니어, 심지어 소프트웨어 엔지니어가 EDA 2.0 기술을 사용하여 칩 설계 및 개발에 참여할 수 있기를 희망합니다.D의 효율성.

O2, EDA 도구 변경

EDA 도구는 기능 보안을 위한 데이터 지원, 특히 iso26262 인증에 필요한 정량 분석: 고장 패턴 효과 및 진단 분석(fmeda)을 제공합니다.차규칩을 설계할 때 fmeda의 상용수단은 칩에 고의적으로 고장을 주입한후 그릇된 주입으로 인한 기능실효확률 (실효효률) 을 분석하여 차규칩의 안전완전성수준을 평가하는것이다.

따라서 EDA 도구는 다양한 장애 모델을 생성할 수 있는 테스트 인센티브가 필요합니다.칩을 주입하려는 오차가 많고 종류가 많기 때문에 전통적인 시뮬레이션 도구는 종종 성능이 낮고 대량의 메모리를 차지하며 시뮬레이션 시간이 길다.이는 기존의 아날로그 툴 엔진이 기능 검증에 집중하기 때문에 오류 주입에 막대한 메모리와 CPU 오버헤드가 있습니다.

따라서 고장 주입은 EDA사가 전문적인 시뮬레이터 엔진을 설계하여 고장 주입 시뮬레이션의 효율을 높여야 한다;또한 칩 고장 주입 테스트는 시뮬레이터가 더 많은 고장을 처리하고 가능한 한 동시에 실행해야 한다.칩의 일부 논리의 규칙성과 대칭성 때문에 형식화된 방법을 통해 일부 규칙을 찾을 수 있어 불필요한 주입 횟수를 대규모로 줄일 수 있다.테스트 용례의 수를 줄이면 시뮬레이션에 필요한 총 시간을 줄일 수 있고, 다른 한편으로는 시뮬레이터의 효율을 높일 수 있다.

Emulator는 EDA 도구 변경의 일반적인 예일 뿐입니다.형식 검증과 같은 기타 도구는 또한 고정 회로 장애, 순간적 고장, 전환 고장, 브리지 고장 등 보안 경로와 핵심 경로에 적용되는 오류 모델을 자동으로 감지하는 등 기능 안전을 많이 향상시키고 최적화할 수 있습니다. 이러한 기술은 차량 규격 칩의 검증 효율을 크게 향상시킬 것입니다.

O3, 설계 방법론 개혁

자동차 계기 칩과 소비자 전자 칩의 차이는 안전성과 신뢰성에 대한 특수한 요구에 있다.설계 초기에 자동차 규격 칩은 매우 세밀한 구조 탐색을 해야 했다.이러한 초기 작업의 목적은 먼저 안전을 확보한 다음에 iso26262 인증의 요구를 만족시키는 것이다.열악한 환경에서 설계된 안전성을 확보하기 위해 차량 규격 칩은 데이터 흐름의 하드웨어 CRC 인증, 슬라이스의 SRAM 및 플래시 메모리의 단위 패리티 검사, 데이터 읽기 ECC 인증, 칩 전원 전압 검사와 같은 특수한 논리 기능을 자주 사용합니다.컨트롤 집약형 논리에는 여러 CPU가 동시에 단일 작업을 처리하고, 출력 결과 비교, 듀얼 도어 도그 시스템, 클럭 회로 백업 메커니즘 등 이중화 논리가 적용됐다. 이러한 보안 조치와 관련된 논리 유닛을 설계하려면 설계 초기에 필요성, 신뢰성, 무결성을 검증해야 한다.

실천 경험에 근거하여, 우리는 설계 초기에 가능한 한 빨리 칩 기능의 가상 모델을 도입할 것을 건의합니다.이러한 가상 모델 기반 개발은 설계자와 설계자가 가능한 한 빨리 시스템을 분석하고 최적화하며 보안 성능에서 서로 다른 아키텍처의 이점을 탐색할 수 있도록 합니다.한편으로 설계 엔지니어는 SOC의 실제 환경 없이 이러한 모델을 이용하여 검증하고 복잡한 설계를 초보적으로 분석하여 최적의 전력 소비 성능 영역을 판단할 수 있다;한편, 검증 엔지니어는 가상 모델을 이용하여 가능한 한 빨리 화이트박스 테스트 환경을 개발하고, 복잡한 시스템의 소프트웨어와 하드웨어 협동 테스트를 미리 진행할 수 있으며, 심지어 범용 컨트롤러에서 모델을 컴파일하여 ECU 시스템에 넣어 실제 현장 테스트를 진행할 수 있다.

가상 모델은 여러 가지 장점이 있지만 엔지니어가 그 중요성을 널리 인식하고 설계 검증에서 적극적으로 탐색하고 활용해야 한다는 전제가 있습니다.이와 동시에 EDA제조업체도 각종 칩IP제조업체와 적극 협력하여 더욱 풍부하고 더욱 신축성있는 가상모형을 개발하고 업종의 순방향발전에 유리한 생태계를 구축해야 한다.검증 테스트의 왼쪽 이동은 복잡한 칩 설계 분야에서 제창되는 추세이며, 차량 규정 칩에서 우리는 가상 모델이 검증 테스트의 왼쪽 이동의 완벽한 도움말이라고 생각한다.

지난 20년 동안 우리는 기술 발전이 칩 업계에 가져온 변화를 깊이 깨달았지만, 이와 동시에 우리는 점점 더 강한 기술 혁신을 필요로 하여 우리가 끊임없이 성장하는 칩 업계의 수요를 만족시키고 우리가 직면한 각종 도전을 해결해야 한다.우리는 EDA 2.0이 가져온 EDA 도구의 변혁에 의거하여 인재와 기술의 병목 문제를 해결할 수 있다고 굳게 믿는다;도구를 개선하면 설계 검증의 효율성이 향상됩니다.가상 모델의 광범위한 사용은 아키텍처 탐색의 질을 향상시키고 차량 규정 칩의 안전성을 향상시킬 것입니다.우리는 각 업종의 동료들과 적극적으로 탐색하고 교류하며 공동으로 발전하고 진보하여 차규칩을 포함한 우리 나라 칩발전에 힘을 이바지하기를 희망한다!