PCB 기술 - 고속 PCB 설계란 무엇입니까?

1. 전자 시스템 설계가 직면한 도전

시스템 설계의 복잡성과 집적도가 대규모로 향상됨에 따라 전자 시스템 설계자는 100MHZ 이상의 인쇄 회로 기판 설계에 종사하고 있으며, 버스의 작업 주파수는 이미 50MHZ에 도달했거나 초과했으며, 일부는 심지어 100MHZ를 초과했다.현재 설계의 약 50% 는 50MHz 이상의 클럭 주파수를 가지고 있으며 거의 20% 는 120MHz 이상의 클럭 주파수를 가지고 있습니다.

시스템이 50MHz에서 작동하면 전송선 효과와 신호 무결성 문제가 발생합니다.시스템 시계가 120MHz에 도달하면 고속 회로 설계 지식을 사용하지 않는 한 기존 방법론에 기반한 PCB 설계가 작동하지 않습니다.그러므로 고속회로설계기술은 이미 전자시스템설계자가 반드시 취해야 할 설계수단으로 되였다.고속 회로 설계자의 설계 기술을 사용해야만 설계 과정을 제어할 수 있다.

2. 고속 회로란 무엇인가

일반적으로 디지털 논리 회로의 주파수가 45MHZ~50MHZ에 도달하거나 초과하고 그 주파수 이상에서 작동하는 회로가 이미 전체 전자 시스템의 일정 수 (예: 1/3) 를 차지한다면 고속 회로라고 한다.

사실 신호 가장자리의 고조파 주파수는 신호 자체의 고조파 주파수보다 높다.바로 상승연과 하강연 (또는 신호의 도약) 이 신호 전송의 의외의 결과를 초래했다.따라서 회선 전파 지연이 1/2 디지털 신호 구동단의 상승 시간보다 크면 이 신호는 고속 신호로 간주되고 전송 회선 효과가 발생한다는 것이 일반적인 견해이다.

신호 전송은 신호 상태가 변경되는 시간(예: 상승 또는 하강 시간)에 발생합니다.신호는 드라이브에서 수신기까지 일정한 고정 시간을 거친다.전송 시간이 상승 또는 하강 시간의 1/2 미만이면 수신기에서 반사된 신호가 신호가 변경되기 전에 드라이브에 도달합니다.대신, 반사 신호는 신호가 변경된 후에 드라이브에 도달합니다.반사 신호가 강하면 중첩된 파형이 논리 상태를 변경할 수 있습니다.

3. 고속 신호의 확정

위에서 우리는 이미 전송선 효과가 발생하는 전제 조건을 정의했지만, 회선 지연이 드라이브 신호 상승 시간의 1/2보다 큰지 어떻게 알 수 있습니까?일반적으로 신호 상승 시간의 일반적인 값은 장치 매뉴얼에서 제공 될 수 있으며 PCB 설계의 신호 전파 시간은 실제 경로설정 길이에 따라 결정됩니다.다음 그림은 신호 상승 시간과 경로설정 허용 길이 (지연) 간의 대응 관계를 보여 줍니다.

PCB의 인치당 지연은 0.167ns입니다. 그러나 네트워크 케이블에 구멍, 핀, 제한이 많으면 지연이 증가합니다.일반적으로 고속 로직 장치의 신호 상승 시간은 약 0.2ns입니다. 보드에 GaAs 칩이 있으면 큰 케이블 길이는 7.62mm입니다.

Tr을 신호 상승 시간으로, Tpd를 신호선 전파 지연으로 설정합니다.Tr☎ 4Tpd이면 신호가 안전지대에 떨어집니다.2Tpd–$Tr–$4Tpd이면 신호가 불확실성 영역으로 떨어집니다.Tr–2Tpd이면 신호가 문제 영역에 속합니다.불확실하고 문제 영역에 있는 신호는 고속 경로설정 방법을 사용해야 합니다.

4. 송전선로가 무엇인가

PCB 보드의 배선은 아래에 표시된 직렬 및 병렬 용량, 저항 및 감지 구조와 동일할 수 있습니다.직렬 저항의 일반값은 0.25-0.55옴/피트입니다.절연층 때문에 병렬 저항은 보통 매우 높다.실제 PCB 배선에 기생 저항, 커패시터 및 센싱을 추가한 후 배선의 최종 임피던스를 특성 임피던스 Zo라고 합니다.컨덕터의 지름이 넓을수록 전원 / 접지에 가까워지거나 격리 계층의 개전 상수가 높을수록 특성 임피던스가 작아집니다.전송선과 수신단의 임피던스가 일치하지 않으면 출력 전류 신호와 신호의 최종 안정 상태가 다르기 때문에 신호가 수신단에서 반사되고 이 신호는 신호 송신기로 보내져 다시 반사된다.에너지가 감소함에 따라 신호를 반사하는 폭은 신호의 전압과 전류가 안정될 때까지 줄어든다.이런 효과를 진동이라고 하는데 신호의 진동은 일반적으로 신호의 상승연과 하강연에 나타난다.

5.송전선로 효과

위에서 정의한 송전선로 모델을 토대로 송전선로가 전체 회로 설계에 다음과 같은 영향을 미칠 것이라고 결론을 내릴 수 있다.

· 반사신호 반사신호

· 지연 및 시간 오류

· 다중 논리 레벨 임계값 교차 오류 오류 전환 오류

초과 조정 및 하위 조정

· 노이즈 감지 (또는 인터럽트)

· EMI 방사선

5.1 반사 신호

회선이 제대로 연결되지 않은 경우 (단자 일치) 드라이브의 신호 펄스가 수신기에서 반사되어 신호 프로파일이 왜곡되는 예기치 않은 영향을 미칩니다.왜곡이 심하면 여러 가지 오류가 발생하여 설계에 실패할 수 있습니다.이와 동시에 신호실진은 소음에 대한 민감성이 증가되여 설계실패를 초래하게 된다.이러한 상황을 충분히 고려하지 않으면 EMI가 크게 증가하여 설계 결과뿐만 아니라 전체 시스템의 장애를 초래할 수 있습니다.

반사 신호의 주요 원인은 다음과 같다: 접선이 너무 길다;단접 전송선이 일치하지 않고, 용량이나 전감이 너무 크며, 임피던스가 일치하지 않는다.

5.2 지연 시간 및 타이밍 오류

신호 지연과 정시 오차는 신호가 논리 레벨의 높은 임계값과 낮은 임계값 사이에서 변화할 때 신호는 일정 기간 동안 변하지 않는 것이다.과도한 신호 지연은 타이밍 오류와 장치 기능 장애를 초래할 수 있습니다.

수신기가 여러 개인 경우 일반적으로 문제가 발생합니다.회로 설계자는 설계가 올바른지 확인하기 위해 나쁜 경우의 시간 지연을 결정해야 합니다.신호가 지연되는 이유: 드라이브가 과부하되고 케이블이 너무 깁니다.

5.3 다중 논리 레벨 교차 임계값 오류

변환 중에 신호가 논리 레벨 임계값을 여러 번 초과하여 이러한 유형의 오류가 발생할 수 있습니다.여러 차례 논리 레벨 임계값 오차를 초과하는 것은 신호 진동의 특수한 형식이다. 즉, 신호 진동은 논리 레벨 임계값 부근에서 발생하며, 여러 차례 논리 레벨 임계값 오차를 초과하면 평소에 논리 기능 장애를 초래할 수 있다.반사 신호는 회선이 너무 길고, 전송선이 연결되지 않고, 용량이나 전기 감각이 너무 크고, 임피던스가 맞지 않기 때문에 발생한다.

5.4 상충과 하충

상충과 하충에는 두 가지 원인이 있다: 선로가 너무 길거나 신호 변화가 너무 빠르다.대부분의 컴포넌트 수신기는 입력 보호 다이오드로 보호되지만 이러한 과전류 레벨은 컴포넌트의 전원 전압 범위를 초과하여 컴포넌트를 손상시킬 수 있습니다.

5.5 인터럽트

직렬 교란은 신호가 하나의 신호선을 통과할 때 PCB 보드에 인접한 신호선에서 관련 신호가 감지되는 것을 직렬 교란이라고 한다.

신호 케이블이 접지 케이블과 가까울수록 회선 사이의 거리가 커지고 발생하는 교란 신호는 작아진다.비동기 신호와 시계 신호는 더욱 쉽게 교란이 발생한다.따라서 인터럽트를 제거하는 방법은 인터럽트 신호를 제거하거나 심각한 인터럽트 신호를 차단하는 것입니다.

5.6 전자기 복사

전자기 간섭 (EMI) 은 과도한 전자기 복사와 전자기 복사에 대한 민감성을 초래할 수 있다.EMI는 디지털 시스템의 전원이 켜지면 주변 환경에 전자파를 방사하여 주변 환경에서 전자 장치의 정상적인 작동을 방해한다는 것을 나타냅니다.주요 원인은 회로의 작업 빈도가 너무 높고 배치와 배선이 불합리하기 때문이다.현재 EMI 에뮬레이션을 위한 소프트웨어 도구가 있지만 EMI 에뮬레이터는 매우 비싸고 에뮬레이션 결과의 정확성과 실용성에 직접적인 영향을 미치는 에뮬레이션 매개 변수와 경계 조건을 설정하기가 어렵습니다.일반적인 관행은 EMI를 제어하는 설계 규칙을 설계의 모든 단계에 적용하여 설계의 모든 단계에서 규칙 제어 및 제어를 수행하는 것입니다.