PCB 기술 - 회로 설계 중의 몇 가지 오류

회로 설계 중의 몇 가지 오류

현상 1: 이 보드는 PCB 설계 요구 사항이 높지 않기 때문에 더 얇은 스레드를 사용하여 자동으로 제조됩니다. 설명: 자동 경로설정은 불가피하게 더 큰 PCB 면적을 차지하게 되며, 동시에 수동 경로설정보다 몇 배나 많은 구멍이 생성됩니다.대량 제품 중 PCB 제조업체가 가격 인하를 고려하는 요인은 선폭과 인터체인지를 포함한 상업적 요인이다.구멍의 수량, PCB의 생산량과 드릴의 소모량에 각각 영향을 미쳐 공급업체의 원가를 절약하고 가격인하의 원인도 찾았다.현상2: 이런 버스신호는 모두 저항기가 당겨서 나는 안도의 한숨을 내쉬었다.평론: 신호를 위로 당겨야 하는 원인은 많지만 모든 것을 당겨야 하는 것은 아니다.상단 당김과 하단 저항기는 간단한 입력 신호를 당겨 전류가 수십 마이크로암페어보다 작지만 구동 신호를 당길 때 전류는 밀리암페어 수준에 도달한다.현재 시스템은 일반적으로 각각 32비트의 주소 데이터를 가지고 있으며, 244/245 격리 버스 및 기타 신호가 위로 당겨지면 이러한 저항기는 몇 와트의 전력 소비량을 소모합니다.

현상 3: CPU와 FPGA의 이러한 미사용 I/O 포트를 어떻게 처리합니까?먼저 비워 두었다가 나중에 다시 논의합시다.설명: 사용하지 않은 I/O 포트가 부동으로 유지되면 외부의 약간의 간섭으로 인해 반복 진동의 입력 신호가 될 수 있습니다. MOS 부품의 전력 소비량은 기본적으로 울타리 회로의 회전 횟수에 따라 결정됩니다.만약 그것이 당겨진다면 각 핀에도 마이크로암페어 전류가 있기 때문에 가장 좋은 방법은 출력 (물론 외부에 연결할 수 있는 다른 구동 신호가 없음) 현상 4로 설정하는 것입니다. 4: 이 FPGA에는 아직 많은 문이 남아 있습니다.따라서 FGPA의 전력 소비량은 사용된 트리거의 수와 트리거의 수에 비례합니다.따라서 동일한 유형의 FPGA는 회로와 시간에 따라 전력 소비량이 100배 차이가 날 수 있습니다.고속으로 뒤집히는 트리거의 수를 최소화하는 것이 FPGA 전력 소비량을 줄이는 근본적인 방법이다. 현상 5: 이 작은 칩들은 전력 소비량이 매우 낮기 때문에 고려할 필요가 없다. 참고: 그다지 복잡하지 않은 내부 칩의 전력 소비량을 확인하기는 어렵다.그것은 주로 발 위의 전류에 의해 결정된다.ABT16244는 로드 없이 1mA 미만을 소비하지만 각 핀은 표시등입니다.그것은 60밀리암페어의 부하 (예를 들어 수십 옴의 저항과 일치) 를 구동할 수 있다. 즉, 전체 부하의 최대 전력 소비량은 60 * 16 = 960밀리암페어에 달할 수 있다.물론 전원 공급 장치의 전류만 이렇게 크면 열은 부하에 떨어진다. 신호 무결성 설계와 시뮬레이션, 고속 PCB 설계와 고장 보정, 그리고 신호 무결성 사이트에서 문의할 수 있는 작은 문제들