정밀 PCB 제조, 고주파 PCB, 고속 PCB, 표준 PCB, 다중 계층 PCB 및 PCB 조립.
하드웨어 시스템 설계에서 우리가 일반적으로 주목하는 직렬 교란은 주로 커넥터, 칩 패키지와 간격이 상대적으로 가까운 평행 흔적선 사이에서 발생한다.그러나 PCB 공장의 일부 회로 기판 설계에서는 고속 차동 통과 구멍 사이에도 큰 간섭이 발생할 수 있습니다.PCB 팩토리의 편집기는 고속 차동 통과 구멍 간의 간섭에 대한 샘플 시뮬레이션 분석 및 솔루션을 제공합니다.
구멍 간의 간섭 고속 차등
두꺼운 PCB의 경우 두께가 2.4mm 또는 3mm에 달할 수 있습니다.3밀리미터의 단판을 예로 들다.이때 PCB의 통공은 Z방향에서 거의 118밀의 귀에 달할수 있다.PCB에 0.8mm 간격의 BGA가 있으면 BGA 부품의 부채꼴 통공 간격은 약 31.5mil에 불과하다.
그림 1에서 볼 수 있듯이, 두 쌍의 인접 차동 구멍 사이의 Z 방향에서의 평행 길이 H는 100 밀이보다 크고, 두 쌍의 차동 구멍 사이의 수평 거리는 S = 31.5 밀이다.Z 방향에서 통과 구멍 사이의 평행 거리가 수평 거리보다 훨씬 클 경우 고속 신호 차동 통과 구멍 사이의 간섭 문제를 고려해야 합니다.그나저나 고속 PCB를 설계할 때 오버홀 단절선의 길이는 신호에 미치는 영향을 줄이기 위해 가능한 한 최소화해야 한다.다음 그림 1에서 볼 수 있듯이, 단선 라우팅이 하단에 가까우면 더 짧아집니다.또는 를 사용하여 드릴을 대칭 이동할 수 있습니다.
그림 1: 고속 차분 구멍으로 인한 직렬 교란 (H>100mil, S=31.5mil)
차분 통공 간 교란의 시뮬레이션 분석
다음은 판 두께가 3mm, 0.8mm BGA 섹터 오버홀 간 거리가 31.5mil, 오버홀 평행 거리가 H=112mil인 설계 예제 시뮬레이션입니다.
그림 2에서 볼 수 있듯이 라우팅에 따라 4 쌍의 차등 포트를 8 개의 차등 포트로 정의했습니다.
그림 2: 직렬 교란 아날로그 포트 정의
차동 포트인 D1-D4가 칩의 수신단이라고 가정하고 D5, D7, D8 포트에서 D2 포트까지의 원격 간섭을 관찰하여 인접 채널의 간섭을 분석합니다. 그림3과 같은 결과를 보면 비교적 가까운 거리에서 두 채널 간의 원격 간섭이-37dB@5GHz및-32dB@10GHz또한 간섭을 줄이기 위해 설계를 더욱 최적화해야 합니다.
그림 3: 차등 쌍 간의 간섭 시뮬레이션 결과
다 본 후에 당신은 문제가 있을 수 있습니다: 어떻게 차분 흔적선으로 인한 교란이 아니라 차분 구멍으로 인한 교란을 확정합니까?
이 문제를 설명하기 위해 우리는 상술한 예시를 BGA 부채질 구역과 차분 흔적선 두 부분으로 나누어 각각 모방한다.시뮬레이션 결과는 그림 4와 같습니다.
그림 4: BGA 섹터 영역 및 차동 경로 교란 시뮬레이션 결과
그림 4 오른쪽의 시뮬레이션 결과를 보면 차분 흔적선 사이의 교란은 -50dB 이하이고 10GHz 대역에서는 -60dB 이하에 이른다.BGA 섹터 영역의 교란은 원래 전체 시뮬레이션의 교란 값에 상대적으로 가깝습니다.그림 4의 시뮬레이션 결과에 따르면 위의 예에서 차동 구멍 간의 간섭이 주요 역할을 한다는 결론을 내릴 수 있습니다.
차분 구멍 간 인터럽트의 최적화
이러한 문제로 인한 인터럽트의 근본 원인을 알면, 차분과공 사이의 인터럽트를 최적화하는 방법이 더욱 명확해진다.차동 구멍 사이의 간격을 늘리는 것은 간단하고 간단하며 효과적인 방법입니다.샘플의 원본 설계를 바탕으로 차동 구멍의 위치를 최적화하여 각 차동 구멍 사이의 간격이 75밀보다 크도록 했습니다.그림 5에 표시된 시뮬레이션 결과와 표 1의 데이터 비교를 보면 원본 설계에 비해 최적화된 원격 간섭은 15GHz 대역에서 15-20dB, 15-20GHz 대역에서 10dB가 개선되었다.
그림 5: 차동 오버홀 간격 최적화 후 인터럽트 시뮬레이션 결과
