PCB 뉴스 - PCB 전원 공급 장치 분리 설계 가이드

엔지니어는 PCB 배전 시스템을 설계할 때 먼저 전체 설계를 전원 (배터리, 동글 또는 정류기), PCB, 보드 디커플링 콘덴서, 칩 디커플링 콘덴서 등 네 부분으로 나눈다.이 글은 주로 PCB와 칩 디커플링 콘덴서에 초점을 맞출 것이다.회로 기판 디커플링 커패시터는 일반적으로 매우 크며 약 10mF 이상이며 주로 특정 장소에서 사용됩니다.

디커플링 콘덴서의 설계는 두 단계로 이루어진다.먼저 전력량에 따라 콘덴서 값을 계산한 다음 PCB에 콘덴서를 배치합니다.정확히 말하면 콘덴서와 디지털 칩의 거리가 적당합니까?그러나 사람들은 PCB 자체가 디커플링 설계의 일부라는 것을 간과하는 경향이 있습니다.이 글은 회로판이 어디에서 디커플링 설계에 적합한지 토론할 것이다.

디커플링 요구 사항

기본적으로 전원은 도선을 통해 디지털 칩에 에너지를 공급한다.이 전원은 칩에서 아주 멀리 떨어져 있을 수 있다.전원 코드는 5인치 길이의 16AWG 와이어와 4인치 길이의 20밀리 이어링으로 드물지 않다.이 전선들은 저항, 용량, 전기 감각을 가지고 있으며, 이 모든 것은 에너지의 전송에 영향을 줄 수 있다.전기 감각과 도선의 길이가 정비례하는 것이 대부분의 품질 문제의 원인이다.

라우팅은 총 감지와 전류가 흐르는 루프를 결정하기 때문에 신중하게 고려해야 한다.이 루프는 전자기 간섭(EMI)을 방사할 수 있고 방사할 수 있다.

칩 옆에 작은 전원 공급 장치 (예: 콘덴서) 를 배치하면 콘덴서에서 칩에 이르는 Vcc 핀의 흔적 길이를 최소화하여 루프 면적을 줄일 수 있습니다.이것은 도선의 전감으로 인한 전압 강하를 최소화할 수 있다.루프가 줄어들면서 EMI도 줄었다.

디지털 칩 U1을 전원에 직접 연결하면 몇 인치 케이블 연결이 필요할 수 있습니다.기생 감지 L2와 R2가 있는 콘덴서 C1은 칩과 더 가까운 회로에 1인치 미만의 거리를 삽입할 수 있다 (그림 1).L3은 C1과 U1 사이의 도선 전감이다.L1 및 R1은 전원에서 콘덴서로 연결되는 컨덕터의 기생 매개변수입니다.

이런 방식을 통해 흔적선의 길이를 밀이수준으로 줄일 수 있으며 도선의 저항을 응용할 수 있을 정도로 줄일 수 있다.C2는 여기서 매우 중요하며 전원 공급 장치에 필요한 전류를 결정합니다.C2는 U1의 내부 및 U1이 제어해야 하는 외부 로드를 나타냅니다.S1이 분리되면 이러한 부하가 전원에 연결되고 즉시 전류가 필요합니다.

전기 감각은 전원과 스위치 사이의 임피던스의 주요 원천이다.예를 들어, 10mil 너비의 흔적선의 경우 저항, 커패시터 및 인덕션은 각각 약 0.02 섬/in, 2pF/in 및 20nH/in입니다.PCB 보드에 사용되는 흔적 선 (마이크로 밴드 및 밴드 라인) 및 컨덕터의 일반적인 데이터입니다.주파수가 약 100kHz보다 높을 때 감응 j섬 l이 주 임피던스이다.

따라서 C1을 추가하면 두 가지 효과가 있습니다.하나는 전환 과정에서 전원과 칩 사이의 유도 감촉을 떨어뜨린다는 것이다.이렇게 하면 V1(즉, Vcc-to-U1)이 적절한 회로 작업에 필요한 전압 이하로 떨어지지 않도록 보호합니다.또한 고주파 전류 흐름의 루프 면적과 그에 상응하는 EMI를 줄일 수 있다.

따라서 콘덴서는 V1을 유지하지만 V1을 유지하려면 얼마나 높아야 합니까?이 문제는 주로 장치의 노이즈 허용량에 집중되어 있습니다. 예를 들어 최소 전압 노이즈 허용량 VNmmin과 같은 노이즈 허용량은 존재할 수 있으며 올바른 회로 조작을 여전히 허용합니다.(실제 값은 전원 전압과 거의 비례하는 반도체의 노이즈 여유에 따라 결정되기 때문에 계산하기가 약간 어렵습니다.) 그림 1에 따르면 올바른 작동은 다음 조건을 충족해야한다는 것을 의미합니다.

VNmminâ¥VPS？VZmax（1）

이 그림에서 VZmax는 L3에 완전히 떨어져 있습니다.

현재 I도 고려해야 합니다.간단히 말해서, 이것은 디지털 입력에 필요한 전류이며, 설계 엔지니어는 공급을 보장해야합니다.이것은 필요한 최대 전류 Imax이므로 전원 공급 장치와 스위치 사이의 최대 임피던스 Zmax는 다음보다 크지 않습니다.

|Zmax|â¥（VZmax/Imax）（2）

전원에서 칩까지의 배선은 5인치 길이의 16-AWG 도선과 4인치 길이의 20밀리 귀 너비의 흔적선으로 100nH의 전기 감각을 제공할 것이다.일부 주파수 f에서는 인덕션 임피던스가 용인 가능한 Zmax보다 큽니다.이 주파수는 센서의 임피던스 방정식을 변환하여 얻을 수 있습니다:

fmax=|Zmax|/2ÍL（3）

이 주파수 이상에서는 C1이 장치에 필요한 노이즈 허용량을 충족할 수 있는 충분한 전압을 제공하지 못하며 정보를 성공적으로 전송하지 못합니다.

디커플링 콘덴서는 PCB 보드의 칩에"고주파"전류를 공급하고 전원은"저주파"전류를 제공합니다.콘덴서의 크기를 결정하기 위해서는 먼저 fmax 계산에 필요한 정보를 수집합니다.fmax 주파수에서 전원 공급 장치가 제공하는 "저주파" 전류가 감소하기 시작합니다.또한 U1 부하에 필요한 전류, 이러한 장치를 성공적으로 조작하는 전압 및 변환 시간도 필요합니다.

이러한 값을 얻기 위해서는 콘덴서의 기생 분량을 고려해야 한다.전환이 발생한 후 짧은 시간 내에 U1의 주 전원은 디커플링 콘덴서와 그 기생 소자 동등한 직렬 저항(ESR) 및 동등한 직렬 감각(ESL)이다.ESL은 두 부분으로 구성되어 있습니다: 컨덕터 센싱과 커패시터 센싱.전자는 설계 엔지니어가 최소화하려는 것이고, 후자는 용인되어야 한다.

디커플링 커패시터의 크기를 결정하려면 먼저 디지털 N 및 U1이 구동해야 하는 커패시터 부하를 결정합니다.이 숫자와 다음 칩의 용량 입력 및 전압은 시간의 변화에 따라 필요한 최대 전류를 결정합니다.전류는 익숙한 공식 I = C * (dV/dt) 를 통해 확인할 수 있습니다. 여기:

이것은 0V에서 VPS로 변환하는 동안 전압의 가장 나쁜 변화입니다.혼합 전압 부분을 설계할 때 3.3V/5V와 같은 올바른 전압을 사용하십시오.

논리 장치 U1 펄스 변환의 상승 시간입니다.상승시간을 계산할 수 있는 방법이 많기 때문에 최악의 상승시간이나 가장 빠른 상승시간을 사용한다.이제 부하 드롭다운 전류는 디커플링 콘덴서에서 나와야 하므로 다음 공식을 사용하여 콘덴서 값을 계산합니다.

C=I/（dV/dt）（5）

비록 우리가 지금 이미 디커플링 콘덴서의 값을 확정했지만, 설계는 아직 완성되지 않았다.

콘덴서 레이아웃

다음으로 설계 엔지니어는 PCB에 콘덴서를 배치할 위치를 결정해야 합니다.칩 사이의 흔적을 최소화할 수 있는 용량과 전기 감각을 갖춘 곳에 배치해야 한다.감전도 흔적선 길이 없이 최소화해야 한다.PCB에 콘덴서를 배치할 때 흔적선 길이를 최소화하는 대신 감전을 최소화하면 설계 자유도가 더 많아진다.첫째, 설계 엔지니어는 설계 자유도를 최대화하기 위해 사용 가능한 최대 이력 길이를 결정해야 합니다.

프로세스는 다음과 같습니다. 설계 엔지니어는 fmax (등식 3)에서 최대 주파수로 작동하는 콘덴서가 필요합니다.이 상한 주파수를 결정하려면 이상적인 디지털 파형 출력을 이해하고 어느 정도 이 모양을 유지해야 할 필요성이 있다.신호 무결성 설계의 일부일 뿐입니다.

이상적인 디지털 회로는 직사각형 펄스를 다음 회로로 전송합니다.사실 직사각형 펄스는 구현할 수 없지만 사다리꼴 펄스는 구현할 수 있습니다.사다리꼴 펄스의 부립엽 서열을 검사한 결과 사다리꼴 펄스가 기본 주파수와 모든 고조파로 구성된 것을 발견했다.물론 모든 것을 합치면 원래의 사다리꼴 펄스를 실현할 수 있다.

하지만 모든 고조파가 합쳐지지 않았다면?처음 5번 또는 10번의 고조파만 추가하면 어떻게 합니까?입력 회로가 쉽게 변화를 감지할 수 없도록 사다리꼴 펄스를 생성할 수 있는 충분한 고조파가 있습니까?대부분의 경우 처음 10번의 고조파만 추가하면 복구된 파형이 대부분의 회로를 속일 수 있다는 사실이 증명되었다. 이는 대부분의 회로가 변화에 주의하지 않는다는 것을 의미한다.이것은 디커플링 콘덴서를 설계할 때 처리해야 할 최고 주파수를 결정한다.또 다른 권장 방법은 f = 1 / tr 를 사용하여 최대 주파수를 결정하는 것입니다. 여기서 tr 는 펄스 상승 시간입니다.이 주파수에서는 고조파 에너지가 매우 작고 40dB/10의 속도로 감쇠한다.

이제 최악의 경우 전원 전압의 허용 가능한 변화를 확인하고 설계를 시작할 수 있습니다.CMOS의 경우 이 숫자는 노이즈 사전 로드 VOH-VIH입니다 (데이터 테이블에서 값을 확인하십시오).최악의 변화는 다음과 같습니다.

V=VCC(표준) - (VOH+10%*VCC)(6)

10% 는 전원 공급 장치의 하강 계수입니다.

등식 6 및 센서 전류와 전압을 사용하여 최대 허용 감지 L을 결정합니다.

L=V/（dI/dt）（7）

이 중 L은 콘덴서, 흔적선, 칩 연결선과 지시선 등에 의해 도입된 총 직렬 감지로, dI는 최대 전류 변화로, dt는 전류의 상승 시간이다.

추적 길이

두 개 이상의 콘덴서의 경우, 그들은 칩의 전원 입력 핀의 병렬 연결과 다른 흔적선 길이를 가지고 있습니다.유효 흔적선의 길이는 콘덴서를 얼마나 멀리 배치할 수 있는지를 결정한다.흔적선의 길이는 흔적선의 전기 감각과 직결된다.그러므로 병렬전감의 공식을 통해 유효적선의 길이를 얻을수 있으며 유효적선의 길이는 IE가 다음과 같다.

IE=（I1*I2）/（I1+I2）（8）

이 중 I1과 I2는 병렬 콘덴서의 흔적선 길이다.각 병렬 콘덴서와 VCC 핀의 최대 거리는 IE입니다.

콘덴서가 선택되어 PCB에 배치되면 콘덴서와 기생 전기 감각이 어디에 나타날지 확인할 필요가 있습니다.공명 주파수는 다음 공식을 통해 얻을 수 있습니다.

f=1/2 상=하-LC(9)

여기서 L=IE SL+LTRACE.

이 주파수 이상에서는 콘덴서가 곧 전감으로 변한다.공명 주파수가 10 * fpulse보다 훨씬 낮은 주파수에서 발생하면 절충 조치를 취하기 위해 설계를 검토합니다.

다중 디커플링 콘덴서 사용

동일한 커패시터 값을 가진 N개의 커패시터를 사용하는 경우 총 ESL 및 ESR이 1/N로 감소합니다 (그림 2).전원과 접지 사이를 연결하는 콘덴서의 흔적이 같을 때 특수한 상황이다.또한 센서 간의 상호 결합이 작다고 가정합니다.동일한 커패시터 값을 가진 N개의 커패시터의 임피던스 커브는 개별 커패시터의 커브에 가깝습니다.

서로 다른 커패시터 값을 가진 N개의 커패시터를 사용하면 ESR과 ESL은 낮아지지만 임피던스 커브에 공명 피크가 도입되어 심각한 설계 결과를 초래할 수 있습니다 (그림 3).여기, 다시 한번 흔적선의 길이가 같다고 가정해 봅시다.

PCB 사용

PCB를 잊지 마십시오.거의 무료로 제공되는 이점을 무시하면 설계 비용이 증가하고 추가 구성 요소가 추가됩니다.이러한 추가 부품은 추가 공간을 차지하여 전반적인 안정성을 떨어뜨리고 EMI를 증가시킬 수 있습니다.

방정식 10은 평행 전력 평면의 임피던스 공식을 제공합니다.이것은 LRC 회로를 직렬로 연결하는 임피던스 공식일 뿐입니다.이 공식은 PCB가 전송선처럼 작동하지 않는 한 유용합니다.즉, l < 섬 > / 20이면 유용합니다.여기서 l은 PCB의 최대 크기 (대각선) 이고 섬은 최고 주파수와 관련된 파장이다.

지금까지 PCB 임피던스는 거의 커패시터이며 결합 커패시터의 마감 주파수보다 높은 모든 필요한 전류를 제공 할 수 있습니다.ESR이 매우 작고 기생전감도 매우 작기 때문에 PCB는 상대적으로 넓은 주파수 범위 내에서 매우 낮은 임피던스를 나타낼 것이다.

PCB에 두 개의 인접한 전원 공급 장치와 접지 평면이 있다면 내부 용량이 잘 설계되어 있습니다.평행 평면 커패시터의 계산 공식은 PCB의 커패시터를 결정하는 데 사용될 수 있습니다.

C(pF) = 섬(A/d) = 0.225(섬 r/d) A(11)

위의 방정식의 마지막 부분은 인치 단위로 측정할 때 유효합니다.여기서 Islandu = Islandu0 * Islandur, Islandu는 공기의 개전 상수로 8.85pF/m이며, er는 콘덴서 보드 사이의 매체의 상대 개전 상수이다.FR4 재료의 경우 er는 4.5입니다.A는 콘덴서 극판 사이의 면적이고, d는 극판 사이의 거리이다.

사실 PCB가 VCC에 발을 들여 전류를 입력하는 능력에는 주파수 상한선이 없다.PCB 설계는 최대 주파수를 높이기 위해 사용 가능한 미디어가 많은 복잡한 과제입니다.FR4 재료의 경우 최대 주파수 범위가 2GHz를 초과하여 대부분의 자동차 PCB 회로가 상한 주파수가 무한해 보입니다.실제로 상한 주파수는 PCB의 최대 크기 l와 최소 파장 Isla에 의해 결정됩니다.

불행히도 자동 설계에서 PCB의 총 용량은 매우 작습니다.FR4가 전매체로 사용될 때 판간격은 20밀이고 고정된 전원과 접지평면용량이 있으며 PCB용량은 일반적으로 약 53pF/평방인치이다.4 레이어 FR4 PCB는 일정한 범위의 개전 두께를 갖게 됩니다.이러한 변화는 공정 변화, 전체 보드에 필요한 두께, 필요한 탄성 또는 경도, 구리 두께 (전체 매체 두께에 영향을 미침) 및 뚫기 전압 요구 사항에서 비롯될 수 있습니다.특별한 요구 사항 없이 PCB 전매질의 두께는 0.5에서 0.8mm까지 다양합니다.

PCB 콘덴서의 품질은 일반적으로 매우 좋습니다. 왜냐하면 전기 감각이 매우 작기 때문입니다.앞에서 말한 바와 같이 전기 감각은 콘덴서가 주파수에 따라 퇴화하는 주요 원인이다.

콘덴서의 작은 크기는 주의할 만한 요소이다.PCB에 효과적으로 전류를 공급할 수 있는 커패시터 값은 일반적으로 500pF/제곱인치를 초과합니다.FR4 보드에서는 이 값을 얻을 수 없으므로 특별한 PCB 설계와 재료가 필요합니다.

EMC 의 이점

PCB는 정교하게 설계된 배전 시스템에서 신호 무결성을 얻는 것 외에도 더 낮은 EMI를 가져올 것이다.앞에서 말한 바와 같이 이것은 주로 순환 도로 면적을 줄였기 때문이다.이것은 두 가지 방면에서 구현된다.먼저, 패러데이 법칙은 루프 영역 A가 다른 회로를 통과하는 전류를 통해 회로에 전압을 가져올 것이라고 지적한다.

VINDUCED（V）=[（？AN/2Íd）*（dI/dt）*cos（？）（12）

이와 유사하게, 디지털 회로에서 전류 회로로 인한 전자장의 단순화 표현식은 작은 회로가 낮은 방사선을 가지고 있음을 나타냅니다.

E（V/m）=263*10-16*[f2A（I/r）]（13）

비용 효율성

설계된 전력 분배 시스템은 비용을 절감할 수 있습니다.등식 14는 부품 감소와 비용 감소 사이의 간단한 관계를 제공합니다.

지금까지 논의는 칩에 전류를 공급하는 것을 중심으로 전개되었다.그러나 설계자는 칩으로 흐르는 전류를 제한하기를 원할 수도 있다.칩의 전류가 최대 주파수 (10 * fmax) 또는 1/tr 미만이면 기억하십시오.설계자는 이러한 주파수에서 어떠한 전류도 접촉할 수 없다.그러나 일정한 고주파를 초과하면 칩은 전류 없이도 잘 작동한다.또한 이러한 전류는 EMI를 생성할 수 있으므로 이를 억제하여 EMI를 낮출 수 있습니다.

다음은 PCB 전원 공급 장치 디커플링 설계 가이드에 대한 설명입니다.Ipcb는 PCB 제조업체 및 PCB 제조 기술에도 제공됩니다.