PCB 뉴스 - DDR2 PCB 설계 케이블 연결 경험 요약

내가 메인보드를 만든 지 이미 2년이 넘었다.나는 용심 2F 메모리와 온보드 메모리 입자의 설계를 했고, 아톰 N450 메모리와 온보드 메모리 입자의 개발도 했다.나는 어떤 것을 써서 총결하고 싶다. 나는 인터넷에 이미 이런 글이 많다는 것을 발견했다. 지금 나는 참고로 좀 더 썼다.다음은 주로 DDR2667 메모리 설계에 사용됩니다.

신호 그룹: DDR2 경로설정에서 일반적으로 신호를 여러 그룹으로 나누어 설계하고 같은 그룹으로 나뉜 신호는 관련되거나 비슷한 신호 특성을 가지고 있다.클럭 그룹: 각 쌍의 주파수와 위상이 같은 차등 클럭 신호입니다.ckp0과 ckn0은 한 쌍입니다.데이터 그룹: 마더보드 64비트 DDR2 메모리의 경우 8비트 (즉, 1바이트) 당 데이터는 8 그룹으로 나눌 수 있습니다.데이터 dq[0:7], 데이터 마스크 dqm0, 데이터 선택 차등 신호 dqsp0과 dqsn0은 한 그룹입니다. 같은 데이터 그룹의 신호는 같은 신호 계층에서 라우팅되고 계층도 함께 변경되어야 합니다.동일한 신호 레이어에 케이블을 쉽게 경로설정하기 위해 데이터 비트를 교환할 수 있습니다.예를 들어, dq2 신호를 라우팅할 때 다이어그램에 따라 라우팅하면 dq4와 교차하여 레이어를 변경해야 한다는 것을 알 수 있습니다.우리는 데이터 비트를 교환하여 신호를 같은 층에 도달시킬 수 있다.비트에 저장된 내용도 읽은 내용입니다.스왑은 영향을 받지 않지만 스왑 조건은 같은 그룹의 8비트 사이여야 합니다.주소/명령 그룹: MA[0:14], BA0, BA1, BA2, RAS, CAS, WE 컨트롤 그룹: 시계 에너지 CKE, 칩 선택 CS, 단말기 저항 선택 ODT를 한 그룹으로 합니다.메모리 모듈의 경우 DIMM0은 CKE0, CKE1, CS0, CS1, ODT0 및 ODT1을 사용합니다.온보드 스토리지를 설계할 때 CKE0, CS0, ODT0을 사용하여 16비트 메모리 칩 4개를 제어할 수 있습니다.PCB 스택: 6계층 보드의 경우 일반적으로 상단, GND, singnal2, singnal3, POWER 및 하단으로 스택됩니다.일반적으로 GND를 신호의 참조 평면으로 사용하는 것이 좋습니다.흔적선의 저항은 흔적선의 너비, 흔적선의 동박 두께, 흔적선에서 참고평면까지의 거리, 참고평면의 동박 두께와 판개전 재료에 의해 결정된다.PCB 설계는 CPU 제조업체의 스택 설정에 대한 임피던스 설계 요구 사항을 충족해야 합니다.바닥범용 PCB 설계 소프트웨어에서도 임피던스를 계산할 수 있습니다.PCB 제조업체를 찾아 슬라이스 개전 두께의 재료를 파악한 후 스택과 선가중치를 직접 설계할 수 있습니다.주소 / 명령 신호 및 제어 신호는 1.8V 스토리지 작동 전압을 참조 평면으로 사용할 수 있습니다.길이 제어: DDR2와 같은 고주파 신호의 경우 추적 길이를 CPU 코어로 계산해야 하며, 이는 패키지 길이라는 개념을 도입했다.물리적 및 화학적 방법으로 실리콘 조각을 CPU 코어로 식각한 다음 CPU 코어를 작은 PCB 기판에 패키지하여 우리가 흔히 볼 수 있는 CPU가 됩니다.그 작은 PCB의 핀에서 CPU 코어까지의 흔적선 길이를 패키지 길이라고 한다.동일한 스토리지의 클럭 길이는 양수 및 음수 5m 이내로 제어해야 합니다.동일한 데이터 그룹에 있는 모든 이력의 길이는 데이터 선택 신호 DQS의 양수 또는 음수 20밀의 귀 범위 내에서 제어되어야 한다.서로 다른 데이터 그룹 간의 길이는 다를 수 있지만 클럭 신호의 양수 및 음수 500 밀의 귀 내에서 제어해야합니다.주소 / 명령 그룹 신호 길이 제어는 특별히 엄격하지 않습니다.INTEL Atom N450은 시계 신호를 -500밀이에서 +1000밀이 사이로 제어해야 합니다.즉, 가장 긴 신호와 가장 짧은 신호 사이의 차이는 1500mil일 수 있지만 케이블을 연결할 때는 가능한 한 신호 길이 차이를 줄이는 것이 좋습니다.이 그룹의 신호 길이가 경로설정할 때 완전히 같을 때는 문제가 없지만 PCB 공간이 많이 사용되고 시간이 많이 걸립니다.주소 / 명령 신호의 길이가 클럭 신호의 수천 밀을 초과하는 경우 BIOS 펌웨어에서 조정해야 합니다.CPU가 요구하는 범위 내에서 제어합니다.온보드 스토리지가 필요한 경우 스토리지 SPD만 구성하면 됩니다.제어 그룹 신호 길이 제어 요구 사항은 주소 / 명령 그룹 신호 요구 사항과 유사합니다.설계할 때는 CPU 제조업체의 요구 사항에 따라야 합니다.INTEL Atom N450은 클럭 신호를 0mil에서 1000mil 사이로 제어해야 합니다.흔적선 간격: 일반적으로 배선은 3W 원칙에 따라 진행해야 한다. 즉 같은 평면의 선 간격은 선 너비의 3배이다.그러나 이것은 필수적이지 않으며 인텔의 요구 사항은 상대적으로 적습니다.일반적으로 굴절된 흔적선의 간격은 16~20밀이어야 하며 시계신호에 대해서는 30밀이어야 한다.서로 다른 신호 그룹 사이의 거리는 20밀이보다 클 수 있고 주소/명령 그룹과 제어 그룹 신호 사이의 거리는 8밀이보다 작을 수 있도록 적당히 확대해야 한다.BGA 팬 아웃 영역 사이의 거리는 매우 작을 수 있으며 케이블을 경로설정한 후 CPU 설계 요구 사항에 따라 경로설정해야 합니다.기타: VREF 경로에 사용할 수 있는 20mil 회선은 장치당 0.1uf 콘덴서를 추가해야 합니다.VTT 흔적선은 135mil보다 커야 하며, 각 4개의 저항기는 0.1uf 콘덴서, 양쪽 끝은 10uf 콘덴서에 연결해야 한다.

다음은 PCB 설계에서 DDR2 케이블 연결에 대한 설명입니다.Ipcb는 PCB 제조업체 및 PCB 제조 기술에도 제공