정밀 PCB 제조, 고주파 PCB, 고속 PCB, 표준 PCB, 다중 계층 PCB 및 PCB 조립.
평가 과정에서 설계자는 자신에게 어떤 기준이 그들에게 매우 중요한지 물어봐야 합니다.
이제 설계자가 기존 개발 도구의 기능을 재검토하고 새로운 기능을 주문하도록 강요하는 추세를 살펴보겠습니다.
1.HDI
반도체 복잡성과 논리 게이트 총량의 증가는 집적 회로가 더 많은 핀과 더 정교한 핀 간격을 가져야 한다.오늘날 핀 간격이 1mm인 BGA 부품에 2000개 이상의 핀을 설계하는 것은 흔한 일이다. 핀 간격이 0.65mm인 부품에 296개의 핀을 배치하는 것은 말할 것도 없다. 점점 더 빠른 상승 시간과 신호 무결성 (SI) 에 대한 수요는 더 많은 전원과 접지 핀을 필요로 하기 때문에 여러 층판에 더 많은 층을 차지하여 높은 수준의 마이크로 구멍을 구동해야 한다.집적도 연결(HDI) 기술에 대한 요구 사항
HDI는 이러한 요구 사항을 충족하기 위해 개발된 상호 연결 기술입니다.마이크로 오버홀과 초박형 전매질, 더 정교한 흔적선과 더 작은 선 간격이 HDI 기술의 주요 특징이다.
2. 무선 주파수 설계
무선 주파수 설계의 경우 무선 주파수 회로는 별도의 환경에서 후속 변환에 사용되는 것이 아니라 시스템 원리도와 시스템 보드 레이아웃으로 직접 설계되어야 합니다.무선 주파수 아날로그 환경의 모든 아날로그, 튜닝 및 최적화 기능은 여전히 필요하지만 아날로그 환경은 실제 설계보다 더 원시적인 데이터를 수용할 수 있습니다.따라서 데이터 모델 간의 차이와 이로 인한 설계 변환 문제가 사라집니다.먼저, 설계자는 시스템 설계와 무선 주파수 시뮬레이션 사이에서 직접 상호 작용할 수 있습니다.둘째, 설계자가 대규모 또는 상당히 복잡한 무선 주파수 설계를 수행하는 경우 회로 시뮬레이션 작업을 병렬 실행 중인 여러 컴퓨팅 플랫폼에 할당하거나 여러 모듈로 구성된 설계의 각 회로를 각각의 시뮬레이터로 전송하여 시뮬레이션 시간을 줄이기를 원할 수 있습니다.
3. 고급 포장
현대 제품의 기능 복잡성의 증가는 소스 없는 부품의 수량이 상응하게 증가하도록 요구하는데, 이는 주로 저전력, 고주파 응용에서 디커플링 콘덴서와 단자 매칭 저항기의 수량이 증가하는 데 나타난다.비록 무원 표면 부착 부품의 패키지가 몇 년 후에 대폭 줄어들었지만, 최대 밀도를 실현하려고 시도할 때 결과는 여전히 같다.인쇄 컴포넌트 기술은 다중 칩 컴포넌트(MCM) 및 혼합 컴포넌트를 내장형 패시브 컴포넌트로 직접 사용할 수 있는 SiP 및 PCB로 변환합니다.개조 과정에서 최신 조립 기술을 채용하였다.예를 들어, 계층 구조에 임피던스 재료를 포함하고 uBGA 패키징 바로 아래에 직렬 포트 임피던스를 사용하여 회로의 성능을 크게 향상시킵니다.이제 내장형 패시브 컴포넌트를 고정밀도로 설계할 수 있으며 추가 용접 레이저 청소 단계가 필요하지 않습니다.무선 구성 요소도 기판 통합을 직접적으로 개선하는 방향으로 발전하고 있다.
4. 강성 유연성 PCB
강성 플렉시블 PCB를 설계하기 위해서는 조립 과정에 영향을 주는 모든 요소를 고려해야 한다.설계자는 강성 PCB처럼 강성 유연성 PCB를 단순히 설계할 수 없다. 강성 유연성 PCB가 또 다른 강성 PCB에 불과한 것과 같다.벤드 서피스의 응력으로 인해 설계 점이 도체가 끊어지고 분리되지 않도록 설계의 벤드 영역을 관리해야 합니다.최소 벤드 반지름, 전매질 두께 및 유형, 금속 조각 무게, 구리 도금, 전체 회로 두께, 계층 수 및 벤드 횟수와 같은 많은 기계적 요소를 고려해야 합니다.
부드러움을 이해하고 제품을 사용하여 부드러움과 함께 설계를 작성할 수 있는지 여부를 결정합니다.
5. 신호 무결성 계획
최근 몇 년 동안 직렬 및 변환 또는 직렬 상호 연결에 사용되는 병렬 버스 구조 및 차동 대 구조와 관련된 새로운 기술이 계속 진보하고 있습니다.
설계에서 발생하는 일반적인 설계 문제의 유형을 병렬 버스와 직렬 및 변환합니다.병렬 버스 설계의 한계는 시계 기울기 및 전파 지연과 같은 시스템 시퀀스의 변화에 있습니다.전체 버스 너비의 클럭이 기울기 때문에 시계열 구속조건의 설계는 여전히 매우 어렵다.클럭 주파수를 늘리면 문제가 더 악화될 뿐입니다.
다른 한편으로 차분대 구조는 하드웨어 수준에서 교환 가능한 점대점 연결을 사용하여 직렬 통신을 실현한다.일반적으로 1, 2, 4, 8, 16 및 32 너비 구성으로 중첩되는 단일 직렬 "채널" 을 통해 데이터를 전송합니다.각 채널은 1바이트의 데이터를 가지고 있기 때문에 버스는 8바이트에서 256바이트까지의 데이터 폭을 처리할 수 있으며 일부 형식의 오류 탐지 기술을 사용하여 데이터 무결성을 유지할 수 있습니다.그러나 높은 데이터 전송률로 인해 다른 설계 문제가 발생했습니다.고주파에서의 클럭 복구는 입력 데이터 흐름을 빠르게 잠그고 회로의 디더링 방지 성능을 높이기 위해 주기마다 디더링을 줄일 필요가 있기 때문에 시스템의 부담이 됩니다.전원 소음도 설계자에게 추가적인 문제를 야기합니다.이런 종류의 소음은 심한 떨림의 가능성을 증가시켜 눈을 뜨기 더욱 어렵게 할 것이다.또 다른 과제는 공통 모드 노이즈를 줄이고 IC 패키지, PCB 보드, 케이블 및 커넥터의 손실 효과로 인한 문제를 해결하는 것입니다.
6. 디자인 키트의 실용성
USB, DDR/DDR2, PCI-X, PCI Express, RocketIO 등의 디자인 키트는 의심할 여지 없이 디자이너가 새로운 기술 분야에 진입하는 데 도움을 줄 것이다.설계 키트는 설계자가 직면하게 될 어려움과 경로설정 구속을 시뮬레이션하고 생성하는 방법에 대한 개요를 제공합니다.프로그램과 함께 설명서를 제공하여 설계자에게 첨단 신기술을 습득할 수 있는 기회를 제공합니다.
레이아웃을 처리할 수 있는 PCB 보드 도구를 쉽게 얻을 수 있을 것 같습니다.그러나 중요한 것은 레이아웃과 요구 사항을 모두 충족할 수 있는 도구를 찾는 것입니다.
