PCB 뉴스 - DDR 전원 분류

1. 전원 DDR 전원은 기본 전원 공급 장치인 VDD와 VDDQ의 세 가지 범주로 나눌 수 있습니다. 기본 전원 공급 장치는 VDDQ=VDD, VDDQ는 IO용으로 필요합니다. VDD는 전원을 완충하는 전원이지만 일반적으로 VDDQ와 VDD를 하나의 전원으로 조합합니다.일부 칩에는 DLL에 전원을 공급하고 VDD와 동일한 전원을 사용할 수 있는 VDDL도 있습니다.전원 공급 장치를 설계할 때는 전압과 전류가 요구 사항에 부합하는지, 전원 공급 장치의 전원 공급 순서, 전원 공급 장치의 전원 공급 시간 및 단조성을 고려해야 합니다.전원 전압은 일반적으로 ± 5% 이내여야 합니다.사용하는 칩과 칩의 수에 따라 전류를 계산해야 합니다.DDR의 전류는 일반적으로 비교적 크기 때문에 PCB를 설계할 때 핀에 완전한 전원 평면을 깔면 가장 이상적인 상태이며 전원 입구에 에너지 저장 콘덴서를 추가하고 핀마다 하나씩 추가합니다.100nF~10nF의 작은 콘덴서로 필터를 한다.

전원 공급 장치 Vref를 참조하십시오. 전원 공급 장치 Vef는 VDDQ를 따라야 하고 Vref=VDDQ/2이므로 전원 칩이나 저항 분압기에서 얻을 수 있습니다.Vref 전류는 일반적으로 매우 작기 때문에 몇 밀리암페어에서 수십 밀리암페어의 수량 수준에서 저항 분압기 방법은 비용을 절약하고 레이아웃에서 더 유연할 수 있습니다.Vref 핀에 더 가깝게 배치되고 그 뒤를 따릅니다.VDDQ 전압이므로 이 방법을 사용하는 것이 좋습니다.분압기가 사용하는 저항기는 100~10K가 될 수 있으며 1% 의 정밀도 저항기가 필요하다는 점에 유의해야 한다.Vref 참조 전압의 각 핀은 10nF 포인트 커패시터 필터를 추가해야하며 커패시터를 각 분압 저항기와 병렬로 연결하는 것이 좋습니다.

정합 전압용 VTT(추적 종료 전압) VTT는 정합 저항기에 의해 당겨진 전원으로, VTT=VDDQ/2.DDR 설계에서 토폴로지 구조에 따라 컨트롤러의 DDR 장치가 적을 경우 등 VTT를 사용하지 않도록 설계된 경우도 있습니다.VTT를 사용하는 경우 VTT의 전류 요구사항이 상대적으로 크기 때문에 케이블을 경로설정하려면 구리로 부설해야 합니다.VTT는 전원이 전류와 전류를 흡수할 수 있어야 합니다.일반적으로 DDR용으로 특별히 설계된 전원 칩을 사용하여 VTT를 생성하여 요구 사항을 충족할 수 있습니다.또한 일반적으로 VTT로 당기는 각 저항기 옆에 10Nf~100nF 콘덴서를 배치하고 전체 VTT 회로의 에너지를 저장하기 위해 큰 uF 콘덴서가 필요합니다.일반적으로 DDR 케이블은 단일 드라이브 1 토폴로지 구조를 가지고 있으며 DDR2와 DDR3는 일치하는 ODT를 가지고 있기 때문에 더 나은 신호 품질을 얻기 위해 VTT를 당길 필요가 없습니다.그러나 주소와 제어 신호선이 다중 부하일 경우 드라이브가 하나 이상 있고 내부에 ODT가 없으며 토폴로지 구조가 T점 구조이기 때문에 VTT를 사용하여 신호 품질 매칭 제어를 해야 하는 경우가 많습니다.

2. 클럭 DDR 클럭은 차등 추적입니다.일반적으로 단자와 병렬된 100옴의 일치 방법을 사용합니다.차분 흔적선의 차분 쌍의 제어 저항은 100옴이고 단일 선로는 50옴이다.차선은 또한 직렬 일치를 사용할 수 있습니다.직렬 매칭을 사용하는 장점은 EMI에 영향을 미칠 수 있는 차분 신호의 상승 가장자리를 제어할 수 있다는 것이다.

3. 데이터 및 DQS DQS 신호는 데이터 신호의 참조 시계에 해당하며 라우팅할 때 CLK 신호와 같은 길이를 유지해야 합니다.DQS는 DDR2 미만의 단일 신호입니다.DDR2는 차등 신호 또는 단일 신호로 사용할 수 있습니다.단일 작업을 수행하려면 DQS-를 접지해야 하는데 DDR3는 차등 신호로 100옴의 차등 케이블이 필요합니다.내부 ODT 때문에 DQS는 단자를 100옴 저항기와 병렬할 필요가 없다.각 8bit 데이터 신호는 DQS 신호 세트에 해당합니다.DQS 신호는 경로설정할 때 동일한 그룹의 DQS 신호와 동일한 길이를 유지하고 단일 50옴 임피던스를 제어해야 합니다.데이터를 쓸 때는 DQ와 DQS의 중간이 정렬되고 데이터를 읽을 때는 DQ와 DQS의 가장자리가 정렬됩니다.DQ 신호는 대부분 구동 신호이며 DDR2와 DDR3는 내부 ODT 일치를 가지고 있기 때문에 일반적으로 직렬 일치를 수행하면 충분합니다.4. 주소 및 제어

주소와 제어 신호는 DQ만큼 빠르지 않다.클럭의 상승에 따라 샘플링되므로 클럭 궤적과 길이가 같아야 합니다.그러나 여러 개의 DDR을 사용하는 경우 주소 및 제어 신호가 한 드라이브 여러 관계에 있으므로 일치 방법이 적절한지 주의해야 합니다.5.PCB 레이아웃 고려 사항

PCB 레이아웃 과정에서 DDR 입자는 가능한 한 DDR 컨트롤러에 접근해야 합니다.각 전원 핀에는 필터 콘덴서가 필요하며 전원 공급 장치 입구에는 10uF 이상의 큰 전기 용기가 있어야 합니다.별도의 레이어를 사용하여 전원 공급 장치를 핀에 배치하는 것이 좋습니다.직렬 일치에 사용되는 저항기는 소스 극단에 배치하는 것이 좋습니다.양방향 신호의 경우 동일한 끝에 균일하게 배치해야 합니다.여러 개의 드라이브가 있는 DDR 일치 구조의 경우 VTT에서 저항기를 당기려면 가장 먼 곳에 배치해야 합니다.칩 레이아웃은 균형이 필요합니다.다음 그림은 여러 DDR의 토폴로지 구조를 보여 줍니다.첫째, 1구 2의 경우 트리 구조, 데이지 체인 및 Fly-by 구조로 나뉩니다.플라이스루는 작은 STUB가 있는 데이지 체인 구조입니다.DDR2 및 DDR3의 데이지 체인 구조가 더 적합합니다.트리 구조는 두 개의 칩을 PCB의 앞면과 뒷면에 연결하여 포크의 길이를 줄일 수 있습니다.여러 드라이브가 있는 DDR 토폴로지는 더욱 복잡하므로 자세한 시뮬레이션이 필요합니다.6.PCB 케이블 연결 고려 사항

PCB 배치의 경우 단일 끝 흔적선은 50옴, 차분 흔적선은 100옴을 사용한다.차등선을 제어하는 길이는 ±10mil 범위이며 동일한 선은 속도 요구에 따라 다르며 일반적으로 ±50mil입니다.제어선과 주소선, DQS 선 및 시계는 같은 길이를 가지며 DQ 데이터 선은 같은 그룹의 DQS 선과 같은 길이를 가집니다.시계, DQS 및 기타 신호는 3W 이상 떨어져 있어야 합니다.각 그룹 간의 신호도 최소 3W의 거리를 두어야 합니다.동일한 레이어에서 동일한 신호 세트를 라우팅하는 것이 좋습니다.오버홀 수를 최소화합니다.

7.EMI 문제는 DDR 속도가 빠르고 액세스가 잦기 때문에 많은 설계에서 외부 간섭을 고려해야 합니다.설계할 때는 다음과 같은 점에 유의해야 한다. 원리는 아날로그 신호, 무선 주파수 신호, 클럭 신호 등 회로 모듈과 간섭하기 쉬운 신호가 DDR이 이를 간섭하고 지표에 영향을 주지 않도록 성능 지표의 요구에 부합하도록 요구한다.동일한 전원을 DDR 전원 공급 장치 및 기타 영향받기 쉬운 전원 모듈에 사용하지 마십시오.동일한 전원을 사용해야 하는 경우 센서, 자기 구슬 또는 콘덴서를 사용하여 필터링하고 분리합니다.시계와 DQS 신호선에서는 직렬 저항과 병렬 용량을 증가시킬 수 있는 부분을 유지한다.EMI가 표준을 초과하면 신호 무결성이 허용하는 범위 내에서 땅에 대한 직렬 저항 또는 커패시터를 추가하여 신호를 상승 및 지연시킵니다.속도를 줄이고 외부 복사를 줄입니다.차폐의 경우 금속 케이스의 차폐 구조를 사용하여 외부 복사를 차단합니다.지면의 완전성을 유지하는데 주의해라.

8. 테스트 방법은 오실로스코프 프로브와 오실로스코프 자체의 대역폭이 테스트 요구를 만족시킬 수 있다는 것을 주의한다.테스트 지점의 선택은 가능한 한 신호의 수신단에 접근해야 한다.DDR 신호가 더 복잡하기 때문에 신호 문제를 신속하게 테스트, 디버깅 및 해결하기 위해 읽기/쓰기 비트를 간단히 분리하기를 원합니다.이때 가장 많이 사용되는 아이맵 분석은 DDR 신호가 전압, 타이밍 및 디더링 요구 사항을 충족하는지 확인하는 데 도움이됩니다.여러 가지 트리거 모드 설정이 있습니다.첫째, 리드 너비 트리거는 읽기 / 쓰기 신호를 분리하는 데 사용할 수 있습니다.JEDEC 사양에 따르면 읽기 전도 코드의 너비는 0.9~1.1 클럭 주기이며 쓰기 전도 코드의 길이는 0.35 클럭 주기보다 크고 상한선이 없도록 지정됩니다.두 번째 트리거 방법은 읽기 / 쓰기 신호를 분리하기 위해 큰 신호 폭의 트리거 방법을 사용하는 것입니다.일반적으로 신호를 읽거나 쓰는 신호의 폭이 다르기 때문에 우리는 비교적 큰 신호폭에서 오실로스코프를 트리거하여 량자의 분리를 실현할수 있다.테스트를 할 때는 신호의 폭, 시계의 주파수, 차분 시계의 교차점, 상승변이 단조로운지, 과충 등에 주의해야 한다.타이밍에서 가장 중요한 것은 시간을 설정하고 유지하는 것입니다.

다음은 DDR 전원 분류에 대한 설명입니다.Ipcb는 PCB 제조업체 및 PCB 제조 기술에도 제공됩니다.