전자 설계 - PCB 레이아웃 시 임피던스 설계의 중요성 인식

임피던스란 무엇입니까?

전기학에서는 인쇄회로기판의 전류에 대한 저항을 통상적으로 저항이라고 부른다.임피던스의 단위는 옴이고 일반적으로 Z로 표시되며 복수입니다.

Z=R（ωI L-1/（C）ω）

구체적으로 임피던스는 저항(실부)과 저항(허부) 두 부분으로 나눌 수 있다.

전기 저항에는 내성과 감응이 포함된다.용량으로 인한 전류 방해를 용항이라고 하고, 전감으로 인한 전류 방해를 감항이라고 한다.

임피던스 일치에 이상적인 모델

대부분의 무선 주파수 엔지니어는 임피던스 일치 문제를 겪었다.문외한의 말을 빌리자면, 임피던스 정합은 신호나 에너지가'소스'에서'부하'로 효과적으로 전송되도록 보장하기 위한 것이다.

물론 ZZ 이상 모델은 원본의 출력 임피던스가 50옴, 전송선의 임피던스가 50오메가, 부하단의 입력 임피던스가 50옴으로 내려가기를 기대한다. 이것이 Z 이상이다.

그러나 실제 상황은 소스 임피던스가 50옴이 아닐 것이고, 부하 임피던스가 50옴이 아닐 것이며, 이는 몇 개의 임피던스 일치 회로가 필요하다.

정합 회로는 인덕션과 커패시터로 구성되어 있는데, 이때 우리는 최적의 무선 주파수 성능을 실현하기 위해 커패시터와 인덕션을 사용하여 임피던스 정합 회로를 디버깅해야 한다.

임피던스 일치법

임피던스 정합에는 크게 두 가지 방법이 있는데, 하나는 임피던스를 변경하는 것이고, 다른 하나는 전송선을 조정하는 것이다.

임피던스 변경은 전원 임피던스와 로드 임피던스를 일치시키기 위해 용량, 인덕션 및 로드의 직렬 및 병렬 연결을 통해 로드 임피던스 값을 조정합니다.

전송선 조정은 전원과 부하 사이의 거리를 연장하고 용량과 전감으로 임피던스를 0으로 조정한다.

이 점에서 신호는 발사되지 않을 것이며 에너지는 부하에 흡수될 수 있다.

고속 PCB 경로설정에서 디지털 신호의 경로설정 임피던스는 일반적으로 50옴으로 설계됩니다.일반적으로 동축 케이블 베이스밴드는 50옴, 주파수 대역은 75옴, 쌍교선(차)은 85-100옴으로 규정되어 있다.

임피던스 일치 예: 벨

나는 일찍이 한 항목에서 전신 번호를 측정할 때 벨을 울리는 문제에 부딪힌 적이 있다.

어떤 전송선이든 불가피하게 지시선 저항, 지시선 감각과 잡산 용량을 가지고 있기 때문에 표준 펄스 신호는 긴 전송선을 거친 후에 파도와 벨 현상이 나타나기 쉽다.대량의 실험이 지시선 저항이 펄스의 평균 폭을 낮출 수 있다는 것을 보여 주었다.잡산용량과 도선전감의 존재는 상승과 벨을 일으키는 근본원인이다.펄스 최전방 상승 시간이 같은 경우 지시선 전감이 높을수록 서지와 진동 현상이 심해진다. 잡산용량이 클수록 파형 상승 시간이 길어진다. 지시선 저항이 증가할수록 펄스 폭은 줄어든다.

신호 전송 중에 임피던스의 변화가 감지되면 신호 반사가 발생한다.이 신호는 드라이브의 신호 또는 원거리의 반사 신호일 수 있습니다.반사 계수의 공식에 따르면 신호가 작은 임피던스를 느낄 때 음반사가 발생하고 반사된 음전압은 신호에 하기류를 발생시킨다.이 신호는 드라이브와 원격 부하 사이에 여러 번 반사되어 벨 신호를 생성합니다.대부분의 칩은 출력 임피던스가 낮기 때문에 출력 임피던스가 PCB 배선의 특성 임피던스보다 작으면 원본에서 끝까지 연결되지 않은 상태에서 신호가 불가피하게 울린다.

실제 회로에서는 다음 방법을 사용하여 업스트림 및 진동을 줄이고 억제합니다.

(1) 직렬 저항.큰 저항을 가진 전송선을 사용하거나 적절한 저항을 인공적으로 연결함으로써 펄스의 폭을 줄여 서지와 진동 정도를 줄일 수 있다.그러나 입력 저항의 값이 너무 크면 펄스 폭이 너무 줄어들 뿐만 아니라 펄스의 최전방도 지연됩니다.그러므로 직렬로 련결된 저항저항값은 적당해야 하며 무감저항을 선택해야 하며 저항의 련결위치는 수신단에 접근해야 한다.

(2) 지시선의 감전을 낮춘다.도선의 전감을 최대한 낮추는 것은 선로와 송전선로의 기본 방법이며, 일반적인 원리는 다음과 같다.

컨덕터 길이 최소화

굵은 도선과 인쇄 동박의 폭

신호의 전송 거리를 줄이다.

전기 감각이 적은 부품을 사용할 때, 특히 매우 가파른 최전선을 가진 펄스 신호를 전송할 때 이러한 문제에 더욱 주의해야 한다

(3) 부하 회로의 등가 전감과 용량도 송신단에 영향을 주어 펄스 파형에 서지와 벨이 생기기 때문에 부하 회로의 등가 전감과 용량을 최소화해야 한다.특히 부하회로의 접지선이 너무 길면 접지선의 전감과 잡산용량이 상당히 크므로 그 영향을 홀시해서는 안된다.

(4) 논리적 디지털 회로의 신호선은 그림 6과 같이 상단 저항과 교류단 부하를 증가시킬 수 있다.상단 저항은 신호의 논리적 고전평을 5V로 당길 수 있다. 교류단 부하 회로의 접속은 브랜치의 구동 능력에 영향을 주지 않고 신호선의 부하를 증가시키지 않으면서 고주파 벨 현상을 효과적으로 억제할 수 있다.

상술한 벨은 회로 조건과 관련이 있을 뿐만 아니라 펄스 최전방의 상승 시간과 밀접한 관련이 있다.회로 조건이 같더라도 펄스 최전방의 상승 시간이 짧을 때 최고봉의 최고치는 크게 증가한다.일반적으로 최전방의 상승시간이 1보다 적은 펄스에 대해서는 첨봉과 진령이 나타날 가능성을 고려한다.따라서 펄스 신호의 주파수 선택에 있어 시스템 속도 요구를 만족시키는 전제에서 낮은 주파수를 선택할 수 있는 신호는 고주파 신호를 선택해서는 안 된다는 것을 고려해야 한다.필요하지 않다면 펄스의 최전선이 매우 가파르다고 지나치게 요구해서는 안 된다.이것은 근본적으로 영향과 벨을 울리는 시청각 효과를 없앴다.

스미스 원도가 주파수 일치 회로 디버깅에서의 응용

스미스 원도에는 다음과 같은 정보를 반영할 수 있다: 임피던스 매개변수 Z, 도납 매개변수 Y, 품질 인수 Q, 반사 계수, 주파 계수, 소음 계수, 이득, 안정 인수, 출력, 효율, 주파수 정보 및 기타 저항 매개변수.

면몽이 아니라 임피던스 원도를 보겠습니다.

임피던스 원도의 원리는 입력 임피던스와 전압 반사 계수 사이의 일일이 대응하는 관계를 이용하여 반사 계수의 극좌표계에서 귀일화된 입력 임피던스를 나타내는 것으로 그 특징은 다음과 같다.

상반원 임피던스는 임피던스, 하반원 임피던스는 임피던스

실축은 순수 저항, 단위 원은 순수 저항

실축의 오른쪽 반축은 모두 전압파 복점 (회로점 제외) 이고 왼쪽 반축은 전압파 노드 (단락점 제외) 이다.

일치 점 (1, 0), 오프닝 점 (– – –) 및 단락 점 (0, 0)

두 개의 특수한 원: Z의 가장 큰 원은 순수 저항원이고, 가상 축에 접해 있는 원은 일치하는 원이다

두 개의 회전 방향: 반시계 방향으로 부하를 회전하고 시계 방향으로 파원으로 회전한다

도납 원도와 임피던스 원도는 서로 중심이 대칭적이다.동일한 원도를 임피던스 원도 또는 리드 원도로 사용할 수 있지만 YC 작업 때마다 임피던스 원도로 사용할 경우 리드 원도로 사용할 수 없습니다.

스미스 원은 몇 가지 흥미로운 특징을 보여줍니다.

가변 센서 / 콘덴서는 다음 그림의 왼쪽에 있는 네 개의 그림과 같이 부하 전에 직렬 또는 병렬 연결하여 스미스 원의 오른쪽에 여러 곡선을 생성합니다.

스미스 임피던스 원과 컨덕터 원의 동작 궤적은 다음과 같습니다.

스미스 임피던스 원의 경우, 직렬 감지기는 시계 방향으로 돌아가고, 직렬 콘덴서는 시계 반대 방향으로 돌아간다

스미스 컨덕터 원을 사용할 때, 병렬 센서는 반시계 방향으로 회전하고, 병렬 커패시터는 시계 방향으로 회전한다