PCB技術 - PCBボード設計におけるボードレベルシミュレーション技術

PCBボードの複雑さと密度は増加し続ける, オシロスコープと論理アナライザを用いた限られたテストポイントのテストとデバッグのタスクはますます熱中している, そして効率がますます低くなっている. 出現するEDAシミュレータと波形ブラウザは信号を監視するために数千の時間領域を使用する, デバッグの範囲を大きく増やすことができます. 本稿では、ボードレベルシミュレーション技術の強力な機能とその短縮におけるその役割について詳細に紹介します回路 基板設計生産サイクル.

開発ツールがどれだけ進歩しても、開発プロセス全体において、大きな欠陥や小さな欠陥が必然的に現れ、デザイン、実装、CADの様々な段階で潜んでいるかもしれない。欠点があるのはひどいことではない。効果的にお金と時間を節約するために、できるだけ早くこれらの欠陥を見つけて、排除することは重要です。ボードレベルのシミュレーションツールの役割は、PCB設計者が回路基板の製造の前後により高速にデバッグ作業を行うのを助けることである。

ボードレベルシミュレーション技術

ボードレベルシミュレーションの主なステップは次の通りです。

a .テストプランの作成

シミュレーションの最初のステップは、完全にテスト計画を開発することです。テスト計画を実装する2つの段階に分割することができます、ステージ1は単一のインターフェイステストですステージ2は回路基板の全体機能テストである。

図1は、インターフェースの種類と範囲を明確に定義し、それらを完全に分離する必要がある。次に、インターフェイスの接続パフォーマンスとタイミング特性をチェックするテストケースを作成します。

また、この回路は、回路基板をいくつかの機能ブロックに分割する必要がある。各インターフェースが第1のステージにおいて適切に動作していることが確認された後、ターゲットは単一のモジュールの機能にロックされることができ、すなわち、回路基板全体がブラックボックスと見なされる。このとき、適切なテストベクトルテストモジュールの詳細機能を使用して、合成されたタイミング問題と関数ブロックの特定のデータを処理できます。

シミュレーション環境の構築

シミュレーションの前に、完全なシミュレーション環境は、さまざまな入力信号をサポートして、処理して、フィードバックして、出力信号を測るために確立される必要があります。

シミュレーション環境には以下のものが含まれる。チェッカーとモニタ；ネットリスト3モデルディレクトリ構造;

チェッカー及びモニタ

テスト計画が作成された後、エラーまたは欠陥は自動的に記録される。回路基板に入力励起信号を加算すると、理想的な出力結果を得ることが望まれているが、シミュレーション結果は良好であるか悪い場合がある。このとき出力結果を解析するには時間がかかる。比較用スクリプトを書き留めた場合、この時間のかかる分析作業を避けることができます。加えて、シミュレーションの間、故障条件を示すためにフラグを使用することは、また、同じ効果を達成できる。

タイミングとデータの完全性の問題をシミュレートするとき、我々は、欠陥をモニタを示すために使用されるタスクを呼び出し、機能の特性をシミュレートし、最終的な結果を比較するために使用されるスクリプトはチェッカーと呼ばれています。この方法は最初に少し時間がかかるかもしれませんが、実際のテストフェーズでの波形探索と結果解析のための時間を大幅に短縮することができます。

ネットリスト

一般的に使用される概略入力ツールはすべてVerilog / VHDLネットリストを生成する機能を持っています。これらのネットリストには、すべてのコンポーネントとコンポーネント間のネットワーク接続が含まれます。加えて、ネットリストのコンポーネントおよびポート名は、シンボルにより表示される。

モデル

シミュレーションは各コンポーネントのhdlモデルを必要とする。標準チップのVerilog / VHDLモデルライブラリは、Synopsysや他のサプライヤーから入手できます。これらのモデルの機能は実際の構成要素と完全に類似しており、タイミングは最新のコンポーネント要件を満たすために柔軟に変更できる。上で述べたように、ネットリストのコンポーネントとポート名は、回路図が入力されたときに宣言された名前と同じですが、実際のモデルで使用されるコンポーネントとポート名はネットリストで使用されるものとは異なるかもしれません。ネットリストのポートを正しくモデルに接続するには、パッケージファイルを作成する必要があります。このファイルは、NetListと実際のモデルとのポートマッピング関係を提供しています。また、モデルとネットリストのポート名の異なる構成要素に対しても設計されています。構築。例えば、コンポーネントピンのシンボル名はOEHARIですが、モデルのポートはOeRunnと呼ばれます。このとき、このようなパッケージファイルはネットリストのシンボルピンとモデルポートの接続関係を確立するために必要です。

ディレクトリ構造

通常 PCBデザイナー 入力を追跡するために正しいディレクトリ構造を確立する必要があります/シミュレーションプロセスの出力信号. これらのディレクトリは、異なる種類の環境ファイル. これらのファイルタイプは以下の通りです, ローカル開発モデル, モニター/検査官, スクリプト, ボードレベルのネットリスト, ログファイル, ダンプファイル, など. 良いディレクトリ構造は、すべての環境の管理と追跡を容易にすることができます/コードファイル.

シミュレートされた機能ブロックオブジェクトとしてframer / deframerを使用します（PCIバスコントローラ、システムコントローラ、アービタが正常に動作すると仮定すると、実行されるテストはシステムのフレーム/デフラマーのみ）、PCI側からの励起信号を入力し、出力結果をT 1 / E 1デジタルライン側にチェックし、それから他の方法でそれを行います。

典型的なテスト状況は以下の通りである。異なるデータコンテンツを持つフレーム；（2）フレームの遅延；スーパーフレームまたは別のパラメータの設定を拡張スーパーフレーム；crcエラー待ちのフレーム。

同じ方法で他の関数ブロックをシミュレートし、シミュレーション結果を確認できます。この試験段階では以下のような欠陥が発生する。異なる機能ブロックの2つの異なったインターフェースは同じネットワーク名を持ちます、そして、これは通常短絡を引き起こします。（2）信号ルーティングなどのシステムインテグレーション問題は、あるインターフェースから別のインターフェースに飛び込んだ。3 .インタフェースのデータフォーマットは他のインターフェースでサポートできません。この段階は、回路基板のデータチャネルシミュレーションとも呼ばれる。

シミュレーションスキル

ボードレベルシミュレーションのヒントは次のとおりです。プログラマブルなPCBコンポーネントについては、バックラベリングファイルを使用してください。これらのファイルは、予測可能な入力および出力信号タイミング情報を含む2 .ネットリスト内のすべての電源供給網の説明をチェックして、省略があればすぐに記入してください最終的なネットリストは、回路基板に接着されません。上記の構成要素に留意する必要がある。

機能シミュレーションは、上記の優れた利点のいくつかを持っていますが, また、一定の制限があります, シミュレーション結果を実際に完全に類似していないこと PCB回路基板. この制限は以下の通りである: 1. 異なる電力網同定の欠如, HDLで, 電源ネットワークを宣言することができますが、特定の値を示すことはできません, 5 Vまたは3 Vのような.3 V. HDLの現在のバージョンはまだこの機能をサポートしていません. 2. HDLはアナログインタフェースをシミュレートできません. 3. この種のシミュレーションはドライブ能力に関する問題を見つけることができません. 4. メモリテストを行うには、巨大なダンプファイルと長い実行時間が必要です.