PCB技術 - 寄生特性によるPCB基板の要点

PCBコピー業界で, PCB基板上のドリル加工のコストは、通常、PCBボード100のコストの30 %から40 %である, そして、viaは重要なコンポーネントの1つです 多層基板. 要するに, PCB上のすべての穴をビアと呼ぶことができる.

ビアは伝送線路上の不連続インピーダンスを有するブレークポイントとして現われ、これは信号反射を引き起こす。一般に、ビアの等価インピーダンスは、伝送線路の等価インピーダンスである。例えば、50オームの伝送線のインピーダンスは、ビアを通過するとき、6オームで減少する（具体的には、ビアのサイズ及び厚さに関連しているが、絶対縮小ではない）。しかし、ビアの不連続インピーダンスに起因する反射は、実際に無視できるものであり、その反射係数は（44−50）／（44＋50）＝0.06だけである。ビアに起因する問題は寄生容量とインダクタンスに集中している。

ビア自体は寄生浮遊容量を有する。ビアのグランド層上のハンダマスクの直径がD 2であることが知られている場合、ビアパッドの直径はD 1であり、PCB基板の厚さはTであり、そして、基板の基板の誘電率は、RIGGAIN用である。VIAの寄生容量は、C＝1.41μであり、回路の主な効果は、信号の立ち上がり時間を長くし、回路の速度を低下させることである。例えば、50 milの厚さのPCBについては、ビアパッドの直径が20ミル（直径が10ミル）であり、かつ、ハンダマスクの直径が40ミルである場合、ビアの寄生は、上述の式によって近似することができる。

キャパシタンスのこの部分による立ち上がり時間の変化は、おおむね以下の通りである。

これらの値から、1つのビアの寄生キャパシタンスに起因する立ち上がり遅延の影響は非常に明白ではないが、ビアが層間にスイッチするためにトレースに複数回使用される場合、複数のビアが使用されることが分かる。設計は慎重に考慮しなければならない。実際の設計では、ビアと銅の面積（反パッド）の距離を大きくするか、パッドの直径を小さくすることにより、寄生容量を低減することができる。

ビアと寄生インダクタンスに寄生容量が存在する。高速デジタル回路の設計では、ビアの寄生インダクタンスに起因する損傷は、寄生容量の影響よりも多い。その寄生直列インダクタンスはバイパスコンデンサの貢献を弱めて、全体の電力システムのフィルタリング効果を弱めます。以下の経験式を用いて、単にビアの寄生インダクタンスを計算することができる。

ここで、Lはビアのインダクタンス、Hはビアの長さ、Dは中心孔の直径である。ビアの直径はインダクタンスに小さい影響を与え、ビアの長さはインダクタンスに最大の影響を与えることが式から分かる。上記の例を用いて、ビアのインダクタンスは以下のように計算することができる。

信号の立ち上がり時間が1nsであれば等価インピーダンスとなる。このようなインピーダンスは、高周波電流が通過すると無視されることはない。バイパスコンデンサは、電源プレーンと接地面とを接続するときに2つのビアを通過する必要があることに注意しなければならない。

ビアの寄生特性の上記の分析を通して, それは高速で見ることができるPCB設計,一見単純なビアは、しばしば回路設計に大きな負の効果をもたらすでしょう. ビアの寄生効果による悪影響を低減するために, 以下のようにします。

コストと信号の品質の両方を考慮して、4分の1は、サイズを介して合理的なサイズを選択します。必要に応じて、異なるサイズのビアを使用することができます。例えば、電源または接地ビアについては、より大きなサイズを使用してインピーダンスを減少させ、信号トレースについて、より小さなバイアを使用することができる。もちろん、ビアのサイズが小さくなるにつれて、対応するコストが増加する。

上述した2つの式は、ビアの2つの寄生パラメータを低減するためにより薄いPCBの使用が可能であると結論付けられる。

PCB基板上の信号トレースの層を変えないようにしてください。

電源と接地のピンを1対1，4本づつドリルして，ビアとピンのリード線をできるだけ短くしなければならない。等価インダクタンスを小さくするために並列に複数のバイアを演奏することを考える。

信号のために最寄りのリターンパスを提供するために信号変化層のビアの近くで若干の接地されたビアを配置してください。PCB上にいくつかの余分な地面のビアを置くことさえできます。

高密度のための1/4 高速PCB基板, あなたはマイクロビアを使用することができます.

PCBコピーボードは逆の研究の一種です。pcb設計のように，上記の問題がある。