1好ましい PCB回路基板 路線が決定, そして、すべてのコンポーネントが基板表面に配置されている.
2座標の原点は、ボードフレームの左下と下の拡張線の交差点、または左下のソケットの左下のパッドの交差点です。
3実際のPCBサイズ、位置決めデバイス位置などはプロセス構造要素マップと一致し、制限されたデバイス高さ要件を有する領域のデバイスレイアウトは、構造要素マップ要件を満たす。
4ディップスイッチ、リセット装置、インジケータライト等の位置は適切であり、ハンドルバーは周辺機器と干渉しない。
5ボードの外枠は、197ミルの滑らかな円弧を有しているか、または構造寸法図に従って設計することができる。
6普通のボードは200ミルのプロセスエッジを持っている;バックプレーンの左右の側面は、400 milより大きいプロセスエッジを有し、上側および下側は、680 milより大きいプロセスエッジを有する。デバイスの配置はウィンドウの開口位置と競合しない。
7追加される必要があるすべての種類の穴(ICT位置決め穴125 mil、ハンドル棒穴、卵形穴とファイバーホルダー穴)はすべて欠けていて、正しくセットされます。
8ウェーブはんだ付けによって処理されたデバイスピンピッチ、デバイス方向、デバイスピッチ、デバイスライブラリ等は、ウェーブはんだ付けの要件を考慮に入れている。
9デバイスレイアウト間隔はアセンブリ要件を満たしています:表面実装デバイスは20 milより大きく、ICは80 milより大きく、BGAは200 milより大きい。
図10に示すように、圧着部は、120 mil以上の部品表面より高い距離を有する装置を有し、溶接面の圧着部の貫通領域にはデバイスが存在しない。
11高デバイス間にはショートデバイスはなく、チップ・デバイスおよびショート・アンド・インターフェース・デバイスは、10 mm以上の高さでデバイス間で5 mm以内に配置されない。
12極デバイスは、極性のシルクスクリーンでマークされます。同じタイプの偏光プラグイン構成要素のx方向とy方向は同じです。
13すべてのデバイスは明らかにマークされていません、p *、refなどは明らかにマークされません。
14は、「L」形に置かれるSMD装置を含んでいる表層上の3つの位置決めカーソルが、ある。位置決めカーソルの中心と基板の縁との間の距離は240ミルより大きい。
15ボーディング処理を行う必要がある場合は、レイアウトを容易にすると考えられ、PCB処理とアセンブリに便利です。
16欠け刃(異常エッジ)は、ミリング溝およびスタンプホールによって充填されるべきである。スタンプ穴は、通常、直径40ミリメートル、エッジから16ミルの非金属化空隙である。
17デバッグに使用するテストポイントを回路図で追加し、レイアウトに適切に配置します。
レイアウトの熱設計要件
ケースの18の加熱コンポーネントおよび露出したコンポーネントは、ワイヤーおよび感熱部品に近接していてはならない。そして、他のコンポーネントも適切に遠ざかるべきである。
19ラジエータの配置は、対流の問題を考慮に入れる。ラジエータの投影領域には高域の干渉がなく,シルクスクリーンで実装面にマークされる。
20レイアウトは、合理的で滑らかな放熱チャネルを考慮します。
21電解コンデンサは、高熱装置から適切に分離される。
22は、サブボードの下の高出力デバイスおよびデバイスの放熱問題を考える。
レイアウトの信号完全性要求
23開始端マッチングは送信装置に近く、最後のマッチングは受信装置に近い。
24個のデカップリングコンデンサは関連するデバイスに近接して配置される
25結晶、水晶発振器およびクロックドライバ・チップは、関連したデバイスの近くに置かれる。
26高速、低速、デジタル、アナログは、モジュールによって別々に配置されます。
図27は、システム要件が満たされることを保証するために、解析結果およびシミュレーション結果または既存の経験に基づいてバスのトポロジー構造を決定する。
28ボード設計を変更する場合は、テストレポートに反映される信号の整合性問題をシミュレートし、解決策を与える。
29同期クロックバスシステムのレイアウトは、タイミング要件を満たしている。
EMC要件
誘導子、リレー、変圧器などの磁界結合を起こしやすい誘導装置は、互いに近接して配置してはならない。複数のインダクタンスコイルがある場合、方向は垂直であり、それらは結合されない。
31単一基板のはんだ付け面と隣接する1枚の基板との間の電磁干渉を避けるために、単一ボードのはんだ付け面には、感度の高いデバイスおよび強い放射装置が配置されていない。
32インターフェース装置は基板の端部近くに配置され、適切なEMC保護対策が設計されている(シールドシェル、電源供給地からの空洞化など)。
33保護回路は、第1の保護の原理に従って、そして、フィルタリングすることに従うインターフェース回路の近くに置かれる。
34シールド本体と遮蔽シェルから遮蔽体およびシールドカバーシェルまでの距離は、大きな送信電力または特に敏感な(例えば、水晶発振器、結晶など)のデバイスに対して500ミルを超える。
35 Aのコンデンサはリセット・スイッチのリセットラインの近くに置かれ、リセット・デバイスを維持し、リセット信号を他の強い干渉デバイスおよび信号から遠ざける。
層設定とパワーグランドスプリット条件
37つの信号層が直接隣接するとき、垂直配線規則を定義しなければならない。
38主パワー層は、対応する接地層に可能な限り隣接し、パワー層は20 Hルールに適合する。
39各配線層は完全な基準面を有する。
40枚の多層板を積層し,コア材(コア)は対称で,銅濃度分布の不均一性や非対称媒体厚による反りを防止する。
41板厚は4.5 mmを超えてはならない。基板厚が2.5 mm以上(バックプレーンが3 mm以上)では,pcb処理,組立,機材に問題がないことを確認し,pcカード板厚は1 . 6 mmである。
42のビア直径比が10 : 1より大きい場合, それが確認される PCBメーカー.
43光モジュールの電力およびグラウンドは、干渉を減らすために他の電源およびグランドから切り離される。
44キーコンポーネントの電源およびグランド処理は、要件を満たします。
45インピーダンス制御が必要な場合、層設定パラメータは要件を満たす。
パワーモジュール要件
46電源部のレイアウトは、入出力ラインが滑らかで交差しないことを保証する。
47単一ボードがサブボードに電源を供給するとき、対応するフィルタ回路は、シングルボードの電源コンセントの近くに置かれ、サブボードの電源入口に配置される。
その他の要件
48レイアウトは、配線の全体的な滑らかさを考慮し、主なデータフローは合理的です。
49レイアウトを最適化するには、レイアウトの結果に応じて抵抗器、FPGA、EPLD、バスドライバやその他のデバイスのピン割り当てを調整します。
50レイアウトは、アカウントを考慮して、ルーティングされることができない状況を避けるために、高密度配線でスペースの適切な増加をします。
51特別な材料、特別なデバイス(0.5 mmBGAなど)、特別なプロセスを採用する場合は、納期と加工性を十分に考慮し、PCBメーカーやプロセス担当者が確認した。
サブボード・コネクタのピン対応する関係は、サブボード・コネクタの方向およびオリエンテーションが逆であるのを防止するために確認された。
53 ICTテストの要件があれば、配線フェーズ中にテストポイントを追加するのを避けるためにレイアウト中にICTテストポイントを追加することの可能性を考えてください。
54高速光モジュールを含む場合、レイアウトは光ポートトランシーバ回路を優先する。
55アフターザ PCBレイアウト 完了, デバイス・パッケージ選択がデバイス実体に対して正しいかどうかチェックするために、プロジェクト人のために1 : 1のアセンブリ・図面が提供されました.
56の窓開口部では、内側面を退避させ、適切な配線領域を設定していない。